JPH0269959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0269959A JPH0269959A JP63221929A JP22192988A JPH0269959A JP H0269959 A JPH0269959 A JP H0269959A JP 63221929 A JP63221929 A JP 63221929A JP 22192988 A JP22192988 A JP 22192988A JP H0269959 A JPH0269959 A JP H0269959A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- conductivity type
- region
- type
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、半導体集積回路装置において、特に寄生ＭＯ
５効果を防止する構造に関する。
５効果を防止する構造に関する。
［発明の概要］
本発明は、ＭＯＳＦＥＴから成るところの半導体集積回
路装置において、半導体基板に形成された少なくとも２
つの導電型の領域の１方の領域を、チャンネルストッパ
ー用の高不純物濃度領域とアルミ配線層で囲み、高不純
物濃度領域と配線層の電位を基板電位と同電位にする事
を特徴とするものである。
路装置において、半導体基板に形成された少なくとも２
つの導電型の領域の１方の領域を、チャンネルストッパ
ー用の高不純物濃度領域とアルミ配線層で囲み、高不純
物濃度領域と配線層の電位を基板電位と同電位にする事
を特徴とするものである。
半導体集積回路において、Ｎ形基板中の逆バイアスされ
た２つ以上の隣接するＰ影領域間の上を配化膜を介して
アルミ配線が置かれている場合、アルミ配線に加わる電
位によってその下にチャンネルが生じてＰ影領域相互間
に電流が流れることがある。この作用を積極的に利用し
たのがＭＯ３形電界効果トランジスタであるが、この作
用が単なる配線層の下で生じて絶縁されているべき領域
同志が導通する現象を寄生ＭＯ３効果という。
た２つ以上の隣接するＰ影領域間の上を配化膜を介して
アルミ配線が置かれている場合、アルミ配線に加わる電
位によってその下にチャンネルが生じてＰ影領域相互間
に電流が流れることがある。この作用を積極的に利用し
たのがＭＯ３形電界効果トランジスタであるが、この作
用が単なる配線層の下で生じて絶縁されているべき領域
同志が導通する現象を寄生ＭＯ３効果という。
従来の半導体集積回路装置の寄生ＭＯ３防止の構造は、
特開昭５６−１６７３４７の様に、第２図、第３図、第
４図の様な構造である。
特開昭５６−１６７３４７の様に、第２図、第３図、第
４図の様な構造である。
［発明が解決しようとする課題］
第２図は、従来のチャンネルストッパーの構造を示すが
、最高電位に印加されたＮ型基板（２７）の中にＰ空領
域（２１）、（２３）があり、それらの上に低電位アル
ミ配線（２４）が通っており、各Ｐ空領域（２１）、（
２３）はそれぞれ端子（２５）、（２６）と、（２８）
、（２９）のアルミ配線と接続されている。ここで、例
えば端子（２８）、（２９）とアルミ配線（２４）の間
に、この部分のもつ閾値電位を越える電圧が印加される
と、アルミ配り、５（２４）の直下のＮ基板が反転し、
Ｐ空領域（２１）、（２３）の間にチャンネルが形成さ
れ、寄生ＭＯ３効果が生じ、このチャンネルを通して電
流が流れる。前記寄生ＭＯ８効果を防止する場合には、
Ｎ型基板（２７）に形成された所定のＰ空領域（２１）
、（２３）の間にチャンネルストッパーと呼ぶ高濃度の
Ｎ型領域（２２）（２２’ ）を設けることがなされて
いる。しかしながら酸化膜表面の汚れや水分等が付着し
た場合は汚れや水分に電荷がたまり、これらが新たなゲ
ート電極として働くためアルミ配線のない所にも寄生Ｍ
Ｏ３効果が生じ、このため、単にアルミ配線の下にのみ
高濃度Ｎ型領域を設けてもこの寄生ＭＯ３効果を防ぐこ
とができない。
、最高電位に印加されたＮ型基板（２７）の中にＰ空領
域（２１）、（２３）があり、それらの上に低電位アル
ミ配線（２４）が通っており、各Ｐ空領域（２１）、（
２３）はそれぞれ端子（２５）、（２６）と、（２８）
、（２９）のアルミ配線と接続されている。ここで、例
えば端子（２８）、（２９）とアルミ配線（２４）の間
に、この部分のもつ閾値電位を越える電圧が印加される
と、アルミ配り、５（２４）の直下のＮ基板が反転し、
Ｐ空領域（２１）、（２３）の間にチャンネルが形成さ
れ、寄生ＭＯ３効果が生じ、このチャンネルを通して電
流が流れる。前記寄生ＭＯ８効果を防止する場合には、
Ｎ型基板（２７）に形成された所定のＰ空領域（２１）
、（２３）の間にチャンネルストッパーと呼ぶ高濃度の
Ｎ型領域（２２）（２２’ ）を設けることがなされて
いる。しかしながら酸化膜表面の汚れや水分等が付着し
た場合は汚れや水分に電荷がたまり、これらが新たなゲ
ート電極として働くためアルミ配線のない所にも寄生Ｍ
Ｏ３効果が生じ、このため、単にアルミ配線の下にのみ
高濃度Ｎ型領域を設けてもこの寄生ＭＯ３効果を防ぐこ
とができない。
また第３図の様に高濃度Ｎ型領域（３２）で−方のＰ空
領域（３１）を囲んでしまうと、寄生ＭＯ８効果は防止
できるが、この高濃度Ｎ型領域の占有面積が増すばかり
でなく他のＰ空領域との間にも十分な間隔を設けねばな
らないので高密度な集積回路が得られないという欠点が
ある。また第４図の様なＮ型基板（４７）の中に逆バイ
アスされた２つのＰ空領域（４１）と（４３）があり、
それらの間に通常は低電位が与えられるアルミ配＃Ｊ９
（４４）が絶縁膜を介して置かれ、一方のＰ空領域の両
側を高濃度Ｎ型領域（４２）（４２′）で囲み、この高
濃度Ｎ型領域（４２）（４２’ ）の各両端を（４１０
）Ｊよび（４１１）のアルミ配線が位置し、このアルミ
配線は、Ｐ空領域（４１）と接続している。しかしこの
様な場合でも、Ｐ空領域（４３）に、高電位が与えられ
て、Ｐ空領域（４１）に低電位が与えられた場合、アル
ミ配線（４１０）および（４１１）の下には、チャンネ
ルが形成され、さらに、酸化膜表面の汚れや水分等が付
着した場合は、汚れや水分に電荷がたまり寄生ＭＯ５効
果が生し、Ｐ空領域（４１）と（４３）の間に寄生ＭＯ
３が発生してリーク電流が発生する。本発明は、この様
な従来のチャンネルストッパーを改善し、小さい占有面
積で効果のあるチャンネルストッパーを提供することに
ある。
領域（３１）を囲んでしまうと、寄生ＭＯ８効果は防止
できるが、この高濃度Ｎ型領域の占有面積が増すばかり
でなく他のＰ空領域との間にも十分な間隔を設けねばな
らないので高密度な集積回路が得られないという欠点が
ある。また第４図の様なＮ型基板（４７）の中に逆バイ
アスされた２つのＰ空領域（４１）と（４３）があり、
それらの間に通常は低電位が与えられるアルミ配＃Ｊ９
（４４）が絶縁膜を介して置かれ、一方のＰ空領域の両
側を高濃度Ｎ型領域（４２）（４２′）で囲み、この高
濃度Ｎ型領域（４２）（４２’ ）の各両端を（４１０
）Ｊよび（４１１）のアルミ配線が位置し、このアルミ
配線は、Ｐ空領域（４１）と接続している。しかしこの
様な場合でも、Ｐ空領域（４３）に、高電位が与えられ
て、Ｐ空領域（４１）に低電位が与えられた場合、アル
ミ配線（４１０）および（４１１）の下には、チャンネ
ルが形成され、さらに、酸化膜表面の汚れや水分等が付
着した場合は、汚れや水分に電荷がたまり寄生ＭＯ５効
果が生し、Ｐ空領域（４１）と（４３）の間に寄生ＭＯ
３が発生してリーク電流が発生する。本発明は、この様
な従来のチャンネルストッパーを改善し、小さい占有面
積で効果のあるチャンネルストッパーを提供することに
ある。
［課題を解決するための手段］
本発明の半導体装置は、一導電型の半導体基板に形成さ
れた少なくとも２つの他の導電型の領域と、該受なくと
も２つの他の導電型の領域と交叉して該受なくとも２つ
の他の導電型の領域間の前記半導体基板上に絶縁膜を介
して形成された第一の配線層と、前記少なくとも２つの
他の導電型の領域間の前記半導体基板表面領域で前記第
１の配線層下に形成された前記一導電型の第１の高不純
物濃度領域と、前記少なくとも２つの他の導電型の領域
の一方の周辺に形成された第２配線層および前記一導電
型の第２の高不純物濃度領域とを有し、前記第２の配線
層および前記第１と第２の高不純物濃度領域は、平面的
に前記一方の他の導電型の領域をとり囲むように配置さ
れており、さらに前記第２の配線層は、前記半導体基板
電位と同電位が印加されており、かつ前記第１および第
２の高不純物濃度領域と部分的に重なり合って接続する
ことを特徴とする。
れた少なくとも２つの他の導電型の領域と、該受なくと
も２つの他の導電型の領域と交叉して該受なくとも２つ
の他の導電型の領域間の前記半導体基板上に絶縁膜を介
して形成された第一の配線層と、前記少なくとも２つの
他の導電型の領域間の前記半導体基板表面領域で前記第
１の配線層下に形成された前記一導電型の第１の高不純
物濃度領域と、前記少なくとも２つの他の導電型の領域
の一方の周辺に形成された第２配線層および前記一導電
型の第２の高不純物濃度領域とを有し、前記第２の配線
層および前記第１と第２の高不純物濃度領域は、平面的
に前記一方の他の導電型の領域をとり囲むように配置さ
れており、さらに前記第２の配線層は、前記半導体基板
電位と同電位が印加されており、かつ前記第１および第
２の高不純物濃度領域と部分的に重なり合って接続する
ことを特徴とする。
［実 施 例］
以下に本発明の実施例を図面にもとづいて説明する。第
１図は本発明におけるチャンネルストッパーのパターン
図である。Ｎ型基板（７）の中に逆バイアスされた２つ
のＰ壁領域（１）および（３）があり、それらの間に通
常は低電位が与えられるアルミ配線（４）が絶縁膜を介
して置かれており、この内のＰ壁領域（１）は、アルミ
配線（５）、（６）が、Ｐ壁領域（３）は、アルミ配線
（８）、（９）が接続している。さらにこのアルミ配ｍ
（４）の電位と、アルミ配線（５）、（６）、ならびに
アルミ配線（８）、（９）の電位差により、Ｐ壁領域（
１）と（３）に電位差がある場合アルミ配線（４）で形
成される寄生ＭＯＳトランジスタが閾値電圧を越える場
合にチャンネルストッパーとして作用するように、高濃
度Ｎ型領域（２）（２′）をＰ壁領域（１）の両側に形
成し、この高濃度Ｎ型領域（２）（２′）の各両端をア
ルミ配線（１０）、（１１）で接続する。又アルミ配線
（１０）、（１１）は、基板電位と同電位にする。この
様にすると、Ｐ壁領域（３）が高電位、Ｐ壁領域（１）
が低電位となる場合において、アルミ配線（４）が低電
位である場合、Ｎ型高濃度領域（２）はチャンネルスト
ッパーとして作用する。又、アルミ配線（４）以外の部
分で、酸化膜表面の汚れや水分等が付着した場合は汚れ
や水分に電荷がたまり、これらが新たなゲート電極とし
て働くためアルミ配線のない所にも寄生ＭＯ３効果が生
じるが、アルミ配線（１０）、〔１１）が、基板電位と
同電位であり、Ｐ壁領域（１）を囲んでいる為、Ｐ壁領
域（１）と（２）の間のチャンネルは完全に遮断されリ
ーク電流は流れない。又逆の場合について、Ｐ壁領域（
１）の電位が高電位で、Ｐ壁領域（３）の電位が低電位
でも同様である。上記実施例は、半導体基板（７）がＮ
型基板で、導電型の領域（１）、（３）をＰ壁領域、高
不純物濃度領域（２）、（２′）をＮ型領域としたが、
基板電位を反転させて半導体基板（７）がＰ型基板で、
導電型の領域（］）、（３）をＮ型領域、高不純物濃度
領域（２）、（２′）をＰ壁領域としても同様の効果が
得られる。
１図は本発明におけるチャンネルストッパーのパターン
図である。Ｎ型基板（７）の中に逆バイアスされた２つ
のＰ壁領域（１）および（３）があり、それらの間に通
常は低電位が与えられるアルミ配線（４）が絶縁膜を介
して置かれており、この内のＰ壁領域（１）は、アルミ
配線（５）、（６）が、Ｐ壁領域（３）は、アルミ配線
（８）、（９）が接続している。さらにこのアルミ配ｍ
（４）の電位と、アルミ配線（５）、（６）、ならびに
アルミ配線（８）、（９）の電位差により、Ｐ壁領域（
１）と（３）に電位差がある場合アルミ配線（４）で形
成される寄生ＭＯＳトランジスタが閾値電圧を越える場
合にチャンネルストッパーとして作用するように、高濃
度Ｎ型領域（２）（２′）をＰ壁領域（１）の両側に形
成し、この高濃度Ｎ型領域（２）（２′）の各両端をア
ルミ配線（１０）、（１１）で接続する。又アルミ配線
（１０）、（１１）は、基板電位と同電位にする。この
様にすると、Ｐ壁領域（３）が高電位、Ｐ壁領域（１）
が低電位となる場合において、アルミ配線（４）が低電
位である場合、Ｎ型高濃度領域（２）はチャンネルスト
ッパーとして作用する。又、アルミ配線（４）以外の部
分で、酸化膜表面の汚れや水分等が付着した場合は汚れ
や水分に電荷がたまり、これらが新たなゲート電極とし
て働くためアルミ配線のない所にも寄生ＭＯ３効果が生
じるが、アルミ配線（１０）、〔１１）が、基板電位と
同電位であり、Ｐ壁領域（１）を囲んでいる為、Ｐ壁領
域（１）と（２）の間のチャンネルは完全に遮断されリ
ーク電流は流れない。又逆の場合について、Ｐ壁領域（
１）の電位が高電位で、Ｐ壁領域（３）の電位が低電位
でも同様である。上記実施例は、半導体基板（７）がＮ
型基板で、導電型の領域（１）、（３）をＰ壁領域、高
不純物濃度領域（２）、（２′）をＮ型領域としたが、
基板電位を反転させて半導体基板（７）がＰ型基板で、
導電型の領域（］）、（３）をＮ型領域、高不純物濃度
領域（２）、（２′）をＰ壁領域としても同様の効果が
得られる。
［発明の効果］
本発明によれば、アルミ配線によるチャンネルストッパ
ーのための高濃度領域を広げる必要はなく、小さい占有
面積で絶大なチャンネルストップ効果が得られる為、よ
り高密度の集積回路が得られる。
ーのための高濃度領域を広げる必要はなく、小さい占有
面積で絶大なチャンネルストップ効果が得られる為、よ
り高密度の集積回路が得られる。
第１図は、本発明の一実施例にかかわるチャンネルスト
ッパーの構造を示す平面図。 第２図は、従来のチャンネルストッパーの構造を示す平
面図。 第３図は、従来のチャンネルストッパーの方法であるＰ
壁領域をＮ型高不純物濃度領域で全周を囲む構造を示す
平面図。 第４図は、従来のチャンネルストッパーの方法であるＰ
壁領域と接続されるアルミ配線と、Ｎ型高不純物濃度領
域で周辺を囲む構造を示す平面図。 １．３ ・・・・・・・・導電型領域 （Ｐ壁領域） ２．２′ ・・・・・・・・高不純物濃度領域（高濃度
Ｎ型領域） ４．５．６．８．９．１０．１１ ・・・・・アルミ配線 ７・・・・・・・・・・・半導体基板 （Ｎ型基板） １２．１３．１４．１５．１６．１７．１８１９・・：
・・・・・・・・端子（コンタクト）２１．２３・・・
・・・・・導電型領域（Ｐ壁領域） ２２．２２′ ・・・・・・・高不純物濃度領域（高濃
度Ｎ型領域） ２４・・・・・・・・・・・アルミ配線２７・・・・・
・・・・・・半導体基板（Ｎ型基板） ２５．２６．２８．２９・・端子（コンタクト）３１．
３３・・・・・・・・導電型領域（Ｐ型領域） ３２・・・・・ ・・・ ・高不純物濃度領域（高濃度
Ｎ型領域） ３４・・・・・・・・・・・アルミ配線３７・・・・・
・・・・・・半導体基板（Ｎ型基板） ３５．３６．３８．３９ ・端子（コンタクト）４１．
４３・・・・・・・・導電型領域（Ｐ型領域） ４２．４２′ ・・・・・・・高不純物濃度領域（高濃
度Ｎ型領域） ４４．４１０．４１１．４１２．４１３・・・・・アル
ミ配線 ４５．４６．４８．４９ ・端子（コンタクト）４７・
・・・・・・・・ ・半導体基板（Ｎ型基板） 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）■
ッパーの構造を示す平面図。 第２図は、従来のチャンネルストッパーの構造を示す平
面図。 第３図は、従来のチャンネルストッパーの方法であるＰ
壁領域をＮ型高不純物濃度領域で全周を囲む構造を示す
平面図。 第４図は、従来のチャンネルストッパーの方法であるＰ
壁領域と接続されるアルミ配線と、Ｎ型高不純物濃度領
域で周辺を囲む構造を示す平面図。 １．３ ・・・・・・・・導電型領域 （Ｐ壁領域） ２．２′ ・・・・・・・・高不純物濃度領域（高濃度
Ｎ型領域） ４．５．６．８．９．１０．１１ ・・・・・アルミ配線 ７・・・・・・・・・・・半導体基板 （Ｎ型基板） １２．１３．１４．１５．１６．１７．１８１９・・：
・・・・・・・・端子（コンタクト）２１．２３・・・
・・・・・導電型領域（Ｐ壁領域） ２２．２２′ ・・・・・・・高不純物濃度領域（高濃
度Ｎ型領域） ２４・・・・・・・・・・・アルミ配線２７・・・・・
・・・・・・半導体基板（Ｎ型基板） ２５．２６．２８．２９・・端子（コンタクト）３１．
３３・・・・・・・・導電型領域（Ｐ型領域） ３２・・・・・ ・・・ ・高不純物濃度領域（高濃度
Ｎ型領域） ３４・・・・・・・・・・・アルミ配線３７・・・・・
・・・・・・半導体基板（Ｎ型基板） ３５．３６．３８．３９ ・端子（コンタクト）４１．
４３・・・・・・・・導電型領域（Ｐ型領域） ４２．４２′ ・・・・・・・高不純物濃度領域（高濃
度Ｎ型領域） ４４．４１０．４１１．４１２．４１３・・・・・アル
ミ配線 ４５．４６．４８．４９ ・端子（コンタクト）４７・
・・・・・・・・ ・半導体基板（Ｎ型基板） 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）■
Claims (1)
- 一導電型の半導体基板に形成された少なくとも２つの他
の導電型の領域と、該少なくとも２つの他の導電型の領
域と交叉して該少なくとも２つの他の導電型の領域間の
前記半導体基板上に絶縁膜を介して形成された第一の配
線層と、前記少なくとも２つの他の導電型の領域間の前
記半導体基板表面領域で前記第１の配線層下に形成され
た前記一導電型の第１の高不純物濃度領域と、前記少な
くとも２つの他の導電型の領域の一方の周辺に形成され
た第２配線層および前記一導電型の第２の高不純物濃度
領域とを有し、前記第２の配線層および前記第１と第２
の高不純物濃度領域は、平面的に前記一方の他の導電型
の領域をとり囲むように配置されており、さらに前記第
２の配線層は、前記半導体基板電位と同電位が印加され
ており、かつ前記第１および第２の高不純物濃度領域と
部分的に重なり合って接続することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221929A JPH0269959A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221929A JPH0269959A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0269959A true JPH0269959A (ja) | 1990-03-08 |
Family
ID=16774372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63221929A Pending JPH0269959A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0269959A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250023469A (ko) | 2022-07-29 | 2025-02-18 | 닛폰세이테츠 가부시키가이샤 | 트랜스 버스 방식의 유도 가열 장치 |
-
1988
- 1988-09-05 JP JP63221929A patent/JPH0269959A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250023469A (ko) | 2022-07-29 | 2025-02-18 | 닛폰세이테츠 가부시키가이샤 | 트랜스 버스 방식의 유도 가열 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04107867A (ja) | 半導体装置 | |
| US5192993A (en) | Semiconductor device having improved element isolation area | |
| US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JPH0269959A (ja) | 半導体装置 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPS63164473A (ja) | 半導体装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JPS62126663A (ja) | 入力保護回路 | |
| JPS5986253A (ja) | 半導体集積回路 | |
| JPH02369A (ja) | 半導体装置 | |
| JP3394872B2 (ja) | 高耐圧半導体装置 | |
| JPH01293661A (ja) | 半導体装置 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| US6707119B2 (en) | Polygonal structure semiconductor device | |
| JPH0235778A (ja) | 半導体装置 | |
| JPS6066444A (ja) | 半導体装置 | |
| JPS58192359A (ja) | 半導体装置 | |
| JP2973450B2 (ja) | 半導体装置 | |
| JP3356197B2 (ja) | サージ保護回路 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPH04163963A (ja) | 半導体装置 | |
| JPS6320382B2 (ja) | ||
| JP2730174B2 (ja) | 入力保護装置 |