JPS5986253A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS5986253A JPS5986253A JP57192951A JP19295182A JPS5986253A JP S5986253 A JPS5986253 A JP S5986253A JP 57192951 A JP57192951 A JP 57192951A JP 19295182 A JP19295182 A JP 19295182A JP S5986253 A JPS5986253 A JP S5986253A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wirings
- circuit
- wiring
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体集積回路特にアナログ回路とデジタル
回路を同一基板上に形成した半導体集積回路に関し、ア
ルミニウム配線による基板電位の与え方を改善したもの
である。
回路を同一基板上に形成した半導体集積回路に関し、ア
ルミニウム配線による基板電位の与え方を改善したもの
である。
従来技術と問題点
アナログ回路とデジタル回路を１チツプに混在させた半
導体集積回路で基板に最低電位を与えるには、従来第１
図に示すように外部電源の負側導線または負電圧発生回
路１からの電圧−Ｖをｐ型シリコン半導体基板（バルク
）２のパッド３に与え、該バンドからデジタル回路側お
よびアナログ回路側へ至るＡＪ（アルミニウム）配線４
Ａ、４Ｄを引き出し、斜線を付して示したコンタクト領
域で該アルミニウム配線を基板２にコンタクトさせるの
が一般的である。図中、Ａはアナログ回路、Ｄはデジタ
ル回路である。図ではアルミニウム配線と基板とのコン
タクトをアナログ回路Ａ側でのみ行なっているが、これ
ではデジタル回路り側の基板への最低電位付与が不充分
であるのでコンタクト窓をあけてこちらのアルミニウム
配線４Ｄと基板２との接続もとる必要がある。ところが
、この方法では配線４Ａ、４Ｄの基板とのコンタクト領
載量に基板抵抗Ｒが存在するため、一方の回路の電位変
動が他方に伝わる欠点がある。またグランド配線のイン
ピーダンスは低下させるのが好ましく、このため配線４
Ａ、４Ｄの幅を広く設定するが、これは次の如き問題を
生じる。即ち、これらの配線が第２図に示すようにｎｐ
ｎ ）ランジスタ５Ｄ、５ＡのエミッタＥに配線される
場合、エミ・ツタＥとベース８間のｐｎ接合を破壊する
恐れが生しる。つまり、配線４Ｄをトランジスタ５Ｄの
エミッタ領域Ｅに接触すると、配線４Ｄが純Ａｌである
場合、エミッタ領域Ｅのシリコンが配線４Ｄ中に入り込
み、逆に配ｗＲ４Ｄのアルミニウムが領域Ｅのシリコン
中に入り込み、接触部分にＡ＃−３ｉの共晶合金を作る
。この共晶合金層はエミ・ツタ領域が浅い場合はベース
・エミッタ接合にまで及び、該接合をリーキーなものに
し、トランジスタの特性を悪化させてしまう。この現象
は配線側からＡｌが供給され、それに見合うＳｉが基板
側から供給されると考えることができ、配線が細ければ
ＡＩ供給が不充分なのでジャンクション破壊は生じ難く
、また配線を純ＡｌでなくＳｔ入りＡｌとしても防止可
能である。そこで大面積のサブコンタクト用窓６Ｄを形
成してこ−でＡｌ配線４Ｄを下地のｐ型基板２に接触さ
せ、そこからＡ６中に充分なシリコンを供給してやるこ
とが考えられ、これは有効な対策である。同様手段をＡ
ｌ配線４Ａ側でもとることが考えられるが、これでは第
１図で述べた問題が発生するので同じ方法をとることは
できない。
導体集積回路で基板に最低電位を与えるには、従来第１
図に示すように外部電源の負側導線または負電圧発生回
路１からの電圧−Ｖをｐ型シリコン半導体基板（バルク
）２のパッド３に与え、該バンドからデジタル回路側お
よびアナログ回路側へ至るＡＪ（アルミニウム）配線４
Ａ、４Ｄを引き出し、斜線を付して示したコンタクト領
域で該アルミニウム配線を基板２にコンタクトさせるの
が一般的である。図中、Ａはアナログ回路、Ｄはデジタ
ル回路である。図ではアルミニウム配線と基板とのコン
タクトをアナログ回路Ａ側でのみ行なっているが、これ
ではデジタル回路り側の基板への最低電位付与が不充分
であるのでコンタクト窓をあけてこちらのアルミニウム
配線４Ｄと基板２との接続もとる必要がある。ところが
、この方法では配線４Ａ、４Ｄの基板とのコンタクト領
載量に基板抵抗Ｒが存在するため、一方の回路の電位変
動が他方に伝わる欠点がある。またグランド配線のイン
ピーダンスは低下させるのが好ましく、このため配線４
Ａ、４Ｄの幅を広く設定するが、これは次の如き問題を
生じる。即ち、これらの配線が第２図に示すようにｎｐ
ｎ ）ランジスタ５Ｄ、５ＡのエミッタＥに配線される
場合、エミ・ツタＥとベース８間のｐｎ接合を破壊する
恐れが生しる。つまり、配線４Ｄをトランジスタ５Ｄの
エミッタ領域Ｅに接触すると、配線４Ｄが純Ａｌである
場合、エミッタ領域Ｅのシリコンが配線４Ｄ中に入り込
み、逆に配ｗＲ４Ｄのアルミニウムが領域Ｅのシリコン
中に入り込み、接触部分にＡ＃−３ｉの共晶合金を作る
。この共晶合金層はエミ・ツタ領域が浅い場合はベース
・エミッタ接合にまで及び、該接合をリーキーなものに
し、トランジスタの特性を悪化させてしまう。この現象
は配線側からＡｌが供給され、それに見合うＳｉが基板
側から供給されると考えることができ、配線が細ければ
ＡＩ供給が不充分なのでジャンクション破壊は生じ難く
、また配線を純ＡｌでなくＳｔ入りＡｌとしても防止可
能である。そこで大面積のサブコンタクト用窓６Ｄを形
成してこ−でＡｌ配線４Ｄを下地のｐ型基板２に接触さ
せ、そこからＡ６中に充分なシリコンを供給してやるこ
とが考えられ、これは有効な対策である。同様手段をＡ
ｌ配線４Ａ側でもとることが考えられるが、これでは第
１図で述べた問題が発生するので同じ方法をとることは
できない。
発明の目的
本発明は、か−る点を改善してアナログ回路とデジタル
回路が混在するような集積回路の半導体基板の複数箇所
で該基板に純Ａ４配線で支障なく最低電位を与えること
を可能にしようとするものである。
回路が混在するような集積回路の半導体基板の複数箇所
で該基板に純Ａ４配線で支障なく最低電位を与えること
を可能にしようとするものである。
発明の構成
本発明は、アルミニウム配線でシリコン半導体基板の複
数箇所に最低電位を与える半導体集積回路において、ア
ルミニウム配線を一方では該半導体基板に直接接続し、
残りの他方では該基板と反対の導電型のダミーランドを
作って該ランドに接続したことを特徴とするが、以下図
示の実施例を参照しながらこれを詳細に説明する。
数箇所に最低電位を与える半導体集積回路において、ア
ルミニウム配線を一方では該半導体基板に直接接続し、
残りの他方では該基板と反対の導電型のダミーランドを
作って該ランドに接続したことを特徴とするが、以下図
示の実施例を参照しながらこれを詳細に説明する。
発明の実施例−
第２図は本発明の一実施例を示す図で、７が本発明によ
り追加されたｎ型のダミーランドである。
り追加されたｎ型のダミーランドである。
これはｐ型半導体基板２の枠７の部分にｎ型不純物を拡
散もしくはイオン注入して作る。６Ａは基板表面の絶縁
膜にあけた、ｎ型ランド７とＡ１配線４Ａとの大面積の
サブコンタクト窓であり、配線４Ａはこ＼で基板とオー
ミックコンタクトし、更にｎｐｎ ）ランジスタ５Ａの
エミッタ領域Ｅに接続される。かかる構成であるとｐ型
基板２とｎ型ランド７の間には図示極性のダイオードＤ
が形成されるので、コンタクト領域６Ｄ、６Ａ間が抵抗
Ｒで接続されていてもフローティング状態の該ダイオー
ドＤにより該接続は遮断され、配線４Ａの電位変化が他
方の配線４Ｄへ伝わる、もしくはこの逆に電位変化が伝
わるようなことはない。但し、このダイオードＤは等価
的にはキャパシタであるから、高周波になるとコンタク
ト領域６Ｄ、６Ａは抵抗Ｒと容量に見える該ダイオード
Ｄで接続されるので効果的ではないが、低周波数域では
充分実用性がある。
散もしくはイオン注入して作る。６Ａは基板表面の絶縁
膜にあけた、ｎ型ランド７とＡ１配線４Ａとの大面積の
サブコンタクト窓であり、配線４Ａはこ＼で基板とオー
ミックコンタクトし、更にｎｐｎ ）ランジスタ５Ａの
エミッタ領域Ｅに接続される。かかる構成であるとｐ型
基板２とｎ型ランド７の間には図示極性のダイオードＤ
が形成されるので、コンタクト領域６Ｄ、６Ａ間が抵抗
Ｒで接続されていてもフローティング状態の該ダイオー
ドＤにより該接続は遮断され、配線４Ａの電位変化が他
方の配線４Ｄへ伝わる、もしくはこの逆に電位変化が伝
わるようなことはない。但し、このダイオードＤは等価
的にはキャパシタであるから、高周波になるとコンタク
ト領域６Ｄ、６Ａは抵抗Ｒと容量に見える該ダイオード
Ｄで接続されるので効果的ではないが、低周波数域では
充分実用性がある。
勿論ランド７はｎ型であってもシリコン層であることに
変りはないから、ＡＪ配線４Ａ中へのシリコンの注入は
該ｎ型ランド７から充分行なわれ、トランジスタ５Ａの
ベース、エミッタ接合の特性を劣化させることはない。
変りはないから、ＡＪ配線４Ａ中へのシリコンの注入は
該ｎ型ランド７から充分行なわれ、トランジスタ５Ａの
ベース、エミッタ接合の特性を劣化させることはない。
第３図はデジタル回路側でのシリコン供給状況を説明す
る図で、アルミニウム配線４Ｄ中へのシリコン供給は大
面積のサブコンタクト窓６Ｄを通して充分行なわれ（矢
印はこれを示す）、従って該配線４ＤとエミッタＥとの
コンタクト部でのＡＩ、Ｓｉ授受は僅少となり、Ｅ−Ｂ
ジャンクション破壊を生じる恐れが少ない。
る図で、アルミニウム配線４Ｄ中へのシリコン供給は大
面積のサブコンタクト窓６Ｄを通して充分行なわれ（矢
印はこれを示す）、従って該配線４ＤとエミッタＥとの
コンタクト部でのＡＩ、Ｓｉ授受は僅少となり、Ｅ−Ｂ
ジャンクション破壊を生じる恐れが少ない。
発明の効果
以上述べたように本発明によれば、一方は、ダミーラン
ドを設けてここに最低電位を与えるＡＡ配線をコンタク
トさせるようにしたので、基板複数箇所で該Ａｌ配線と
のコンタクトをとるような集積回路でも素子のｐｎ接合
特性を劣化させることがなく、アナログ系とデジタル系
の完全分離なども行なうことができる。
ドを設けてここに最低電位を与えるＡＡ配線をコンタク
トさせるようにしたので、基板複数箇所で該Ａｌ配線と
のコンタクトをとるような集積回路でも素子のｐｎ接合
特性を劣化させることがなく、アナログ系とデジタル系
の完全分離なども行なうことができる。
第１図はアナログ回路とデジタル回路を１チツプに集積
化した半導体装置の概略図、第２図は本発明の一実施例
を示す平面図、第３図は動作説明図である。 図中、２は半導体基板、４Ａ、４ＤはＡｌ配線、５Ａ、
５Ｄはトランジスタ、６Ａ、６Ｄはサブコンタクト用窓
、７はダミーランド、Ａはアナログ回路、Ｄはデジタル
回路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 第２図 第３図 Ｄ
化した半導体装置の概略図、第２図は本発明の一実施例
を示す平面図、第３図は動作説明図である。 図中、２は半導体基板、４Ａ、４ＤはＡｌ配線、５Ａ、
５Ｄはトランジスタ、６Ａ、６Ｄはサブコンタクト用窓
、７はダミーランド、Ａはアナログ回路、Ｄはデジタル
回路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 第２図 第３図 Ｄ
Claims (1)
- 【特許請求の範囲】 （１１アルミニウム配線でシリコン半導体基板の複数箇
所に最低電位を与える半導体集積回路において、アルミ
ニウム配線を一方では該半導体基板に直接接続し、残り
の他方では該基板と反対の導電型のダミーランドを作っ
て該ランドに接続したことを特徴とする半導体集積回路
。 （２）半導体基板の一例にアナログ回路がそして他側に
デジタル回路が形成され、アルミニウム配線はアナログ
回路側とデジタル回路側において該基板およびそれに形
成されたダミーランドに接続されたことを特徴とする特
許請求の範囲第１項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192951A JPS5986253A (ja) | 1982-11-02 | 1982-11-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192951A JPS5986253A (ja) | 1982-11-02 | 1982-11-02 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5986253A true JPS5986253A (ja) | 1984-05-18 |
| JPH0377665B2 JPH0377665B2 (ja) | 1991-12-11 |
Family
ID=16299726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192951A Granted JPS5986253A (ja) | 1982-11-02 | 1982-11-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986253A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111661A (ja) * | 1986-10-29 | 1988-05-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH01257348A (ja) * | 1988-04-07 | 1989-10-13 | Fujitsu Ltd | スタンダード・セル集積回路装置 |
| JPH02251169A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | 半導体集積回路装置 |
| US6038188A (en) * | 1993-06-17 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Data transmission circuit, data line driving circuit, amplifying circuit, semiconductor intergrated circuit, and semiconductor memory |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110297753A1 (en) | 2010-12-06 | 2011-12-08 | Mcalister Roy E | Integrated fuel injector igniters configured to inject multiple fuels and/or coolants and associated methods of use and manufacture |
-
1982
- 1982-11-02 JP JP57192951A patent/JPS5986253A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111661A (ja) * | 1986-10-29 | 1988-05-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH01257348A (ja) * | 1988-04-07 | 1989-10-13 | Fujitsu Ltd | スタンダード・セル集積回路装置 |
| JPH02251169A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | 半導体集積回路装置 |
| US6038188A (en) * | 1993-06-17 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Data transmission circuit, data line driving circuit, amplifying circuit, semiconductor intergrated circuit, and semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377665B2 (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008982B1 (ko) | 반도체집적회로장치 | |
| GB1154805A (en) | Monolithic Semiconductor Microcircuits with Improved Means for Connecting Points of Common Potential | |
| US3789503A (en) | Insulated gate type field effect device and method of making the same | |
| US5220190A (en) | Device having a charge transfer device, MOSFETs, and bipolar transistors--al | |
| JPH0377665B2 (ja) | ||
| US3582727A (en) | High voltage integrated circuit including an inversion channel | |
| JPH02209735A (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| US5008724A (en) | Semiconductor device | |
| US3331001A (en) | Ultra-high speed planar transistor employing overlapping base and collector regions | |
| JP2834186B2 (ja) | 半導体装置 | |
| JPH0434963A (ja) | 半導体装置 | |
| KR0161891B1 (ko) | 반도체장치의 제조방법 | |
| JPS607497Y2 (ja) | Ｍｏｓトランジスタの保護デバイス | |
| JPH02283070A (ja) | 入力保護回路を備えた半導体集積回路装置 | |
| KR950010050B1 (ko) | 반도체 장치의 웰 가드링 방법 및 그 구조 | |
| JPS6153756A (ja) | 半導体装置 | |
| JPH0530073B2 (ja) | ||
| JPH04299855A (ja) | 半導体集積回路 | |
| JPH0821617B2 (ja) | 半導体集積回路 | |
| JPH03203380A (ja) | 縦型ｍｏｓ電界効果トランジスタの保護装置 | |
| JPH0563167A (ja) | 半導体装置 | |
| JPH0369155A (ja) | 半導体集積回路の入力保護装置 | |
| JPS6276775A (ja) | 半導体装置 | |
| JPS61268036A (ja) | 半導体装置 |