JPH0272718A - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JPH0272718A JPH0272718A JP63225019A JP22501988A JPH0272718A JP H0272718 A JPH0272718 A JP H0272718A JP 63225019 A JP63225019 A JP 63225019A JP 22501988 A JP22501988 A JP 22501988A JP H0272718 A JPH0272718 A JP H0272718A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- signal
- input
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＰＬＬ回路を用いた周波数逓倍回路に関するも
のである。
のである。
従来の技術
ＰＬＬ回路を用いた従来の周波数逓倍回路を第２図に示
す。同図（ａ）において７は位相比較器（以下ＰＣと称
す）、８は低域通過５Ｐ波器（以下ＬＰＦと称す）、８
はＬＰＦ８の出力電圧に対応した周波数の信号を発振す
る電圧制御発振器（以下ｖＣＯと称す）、１０は１／Ｎ
分周カウンタである。また第２図（ｂ）は周波数ｆＨ２
のＰＯ２へ入力されるクロック信号Ｃ’ｉｎの波形図、
第２図（Ｃ）はＶＣＯ９から出力される周波数がＮｆｌ
ｌＺのクロック信号Ｃ’ｏｕｔの波形図である。
す。同図（ａ）において７は位相比較器（以下ＰＣと称
す）、８は低域通過５Ｐ波器（以下ＬＰＦと称す）、８
はＬＰＦ８の出力電圧に対応した周波数の信号を発振す
る電圧制御発振器（以下ｖＣＯと称す）、１０は１／Ｎ
分周カウンタである。また第２図（ｂ）は周波数ｆＨ２
のＰＯ２へ入力されるクロック信号Ｃ’ｉｎの波形図、
第２図（Ｃ）はＶＣＯ９から出力される周波数がＮｆｌ
ｌＺのクロック信号Ｃ’ｏｕｔの波形図である。
第２図（ａ）でｖｃｏｅは入力クロック信号Ｃ’ｉｎの
Ｎ倍の周波数ＮｆＨＺで発振しており、発振出力は１／
Ｎ分周カウンタでｆｈｚの信号となってＰＯ２へ入力さ
れる。ＰＯ２ではこの信号と入力クロック信号ＣＪｎと
の位相を比較し、位相差を誤差電圧とする。ＬＰＦ８で
はこの誤差電圧のうち低域成分のみを通し、ＬＰＦ８を
通過した低域成分にはｖｃｏｅの発振出力の周波数をＣ
’ＩｎのＮ倍とし、Ｃ’Ｉｎに同期させるための制御電
圧となる。
Ｎ倍の周波数ＮｆＨＺで発振しており、発振出力は１／
Ｎ分周カウンタでｆｈｚの信号となってＰＯ２へ入力さ
れる。ＰＯ２ではこの信号と入力クロック信号ＣＪｎと
の位相を比較し、位相差を誤差電圧とする。ＬＰＦ８で
はこの誤差電圧のうち低域成分のみを通し、ＬＰＦ８を
通過した低域成分にはｖｃｏｅの発振出力の周波数をＣ
’ＩｎのＮ倍とし、Ｃ’Ｉｎに同期させるための制御電
圧となる。
このようにしてＶＣＯ９の出力において、入力クロック
信号Ｃ′ｉｎのＮ倍の周波数ＮｆｌｌＺでＣ’ｉｎに同
期したクロック信号が得られる。
信号Ｃ′ｉｎのＮ倍の周波数ＮｆｌｌＺでＣ’ｉｎに同
期したクロック信号が得られる。
発明が解決しようとする課題
しかしながら上記の従来の構成ではＶＣＯ９の発振周波
数は入力クロック信号Ｃ’ＩｎのＮ倍であるが、−船釣
にＬＰＦ８で高域成分を完全に除去することはむずかし
い。したがって、ＶＣＯ９の制御電圧に上記高域成分が
存在することになる。これがＶＣＯ９の出力であるＣ
’ｏｕｔに第２図（ｃ）に示す周波数変動（ジッタ）が
発生する原因となるが、その大きさは大力クロック信号
Ｃ’ｉｎに含まれるジッタのＮ倍となる。このジッタは
ＰＬＬ回路の各パラメータ（ＰＯ２，ＶＣＯ９の利得、
ロックレンジ、ＬＰＦ８の時定数）の調整、あるいはＶ
ＣＯ９として電圧制御水晶発振器（以下ｖＣＸＯ）を用
いることによりＮ倍以下とすることができるがＣ’ｉｎ
とＣ’ｏｕｔの精度を同程度に保つことはできない。例
えばＣ’Ｉｎとして水晶発振のクロック信号を用いても
Ｃ’ｏｕｔの精度は水晶のそれ以下となる。したがって
このようにして得られたクロック信号Ｃ’ｏｕｔ”ｌ？
Ｄ ／ Ａコンバータ等ディジタル機器を動作させた
場合、性能が低下するという問題点を有していた。
数は入力クロック信号Ｃ’ＩｎのＮ倍であるが、−船釣
にＬＰＦ８で高域成分を完全に除去することはむずかし
い。したがって、ＶＣＯ９の制御電圧に上記高域成分が
存在することになる。これがＶＣＯ９の出力であるＣ
’ｏｕｔに第２図（ｃ）に示す周波数変動（ジッタ）が
発生する原因となるが、その大きさは大力クロック信号
Ｃ’ｉｎに含まれるジッタのＮ倍となる。このジッタは
ＰＬＬ回路の各パラメータ（ＰＯ２，ＶＣＯ９の利得、
ロックレンジ、ＬＰＦ８の時定数）の調整、あるいはＶ
ＣＯ９として電圧制御水晶発振器（以下ｖＣＸＯ）を用
いることによりＮ倍以下とすることができるがＣ’ｉｎ
とＣ’ｏｕｔの精度を同程度に保つことはできない。例
えばＣ’Ｉｎとして水晶発振のクロック信号を用いても
Ｃ’ｏｕｔの精度は水晶のそれ以下となる。したがって
このようにして得られたクロック信号Ｃ’ｏｕｔ”ｌ？
Ｄ ／ Ａコンバータ等ディジタル機器を動作させた
場合、性能が低下するという問題点を有していた。
本発明は上記問題点に鑑みなされたもので、ジッタの発
生を極力抑え、水晶発振器と同程度の精度を持つクロッ
ク信号が得られる周波数逓倍回路を提供するものである
。
生を極力抑え、水晶発振器と同程度の精度を持つクロッ
ク信号が得られる周波数逓倍回路を提供するものである
。
課題を解決するための手段
本発明の周波数逓倍回路は、周波数がｆＨ２の入力クロ
ック信号の第Ｎ次高調波成分を抽出する帯域通過ろ波器
と、抽出されたＮｆＨｚの信号が与えられ、発振周波数
がＮｆＨＺのｖｃｘｏを持つＰＬＬ回路（以下クォーツ
ＰＬＬ回路）によって構成され、上記高調波成分を位相
同期させて周波数がＮｆＨＺのクロック信号を得るもの
である。
ック信号の第Ｎ次高調波成分を抽出する帯域通過ろ波器
と、抽出されたＮｆＨｚの信号が与えられ、発振周波数
がＮｆＨＺのｖｃｘｏを持つＰＬＬ回路（以下クォーツ
ＰＬＬ回路）によって構成され、上記高調波成分を位相
同期させて周波数がＮｆＨＺのクロック信号を得るもの
である。
作用
本発明の周波数逓倍回路は入力クロック信号の第Ｎ次高
調波成分をＰＬＬ回路への入力とし、これにｖｃｘｏを
用いたクォーツＰＬＬ回路を位相同期させるようにして
いる。そのため出力クロック信号のジッタが大力クロッ
ク信号のＮ倍となることはない。またＰＬＬ回路のロッ
クレンジは数百〇Ｚ程度となり、入力信号に大きなジッ
タ成分が含まれていても追随せず、周波数逓倍された出
力クロック信号は水晶とほぼ同程度のものが得られる。
調波成分をＰＬＬ回路への入力とし、これにｖｃｘｏを
用いたクォーツＰＬＬ回路を位相同期させるようにして
いる。そのため出力クロック信号のジッタが大力クロッ
ク信号のＮ倍となることはない。またＰＬＬ回路のロッ
クレンジは数百〇Ｚ程度となり、入力信号に大きなジッ
タ成分が含まれていても追随せず、周波数逓倍された出
力クロック信号は水晶とほぼ同程度のものが得られる。
実施例
以下、本発明の一実施例の周波数逓倍回路を図面を参照
しながら説明する。
しながら説明する。
第１図（ａ）は本発明の一実施例の周波数逓倍回路のブ
ロック図を示すものである。（ａ）において１は帯域通
過卯波器（以下ＢＰＦと称す）、２は増幅器、３は位相
比較器、４はＬＰＦｌ ５はｖＣｘｏｌ ｅは水晶発振
子である。第１図（ｂ）は周波数がｆｌｌＺのＢＰＦ’
１に入力されるクロック信号Ｃ１ｎのスペクトル図で
ある。また第１図（ｄ）は増幅器２の出力信号Ｓ１ｎの
波形図、第１図（ｅ）はＶＣＸＯ５の出力クロック信号
Ｃｏｕｔの波形図である。
ロック図を示すものである。（ａ）において１は帯域通
過卯波器（以下ＢＰＦと称す）、２は増幅器、３は位相
比較器、４はＬＰＦｌ ５はｖＣｘｏｌ ｅは水晶発振
子である。第１図（ｂ）は周波数がｆｌｌＺのＢＰＦ’
１に入力されるクロック信号Ｃ１ｎのスペクトル図で
ある。また第１図（ｄ）は増幅器２の出力信号Ｓ１ｎの
波形図、第１図（ｅ）はＶＣＸＯ５の出力クロック信号
Ｃｏｕｔの波形図である。
第１図（ａ）において、（ｂ）で示される周波数がｆＨ
２のクロック信号Ｃ１ｎはＢＰＦＩへ入力される。
２のクロック信号Ｃ１ｎはＢＰＦＩへ入力される。
ＢＰＦＩでは（Ｃ）に示すＣ１ｎの周波数成分より第Ｎ
次高調波成分を抽出し、これは増幅器２で適切なレベル
に増幅されて（ｄ）に示す周波数がＮｆＨｌの正弦波信
号Ｓｉｎとなる。
次高調波成分を抽出し、これは増幅器２で適切なレベル
に増幅されて（ｄ）に示す周波数がＮｆＨｌの正弦波信
号Ｓｉｎとなる。
一方ＶＣＸＯ５は水晶発振子θを用い、周波数ＮｆＨＺ
で発振している。この信号とＳｉｎとがＰＯ２で位相比
較され、位相差を誤差信号としてＬＰＦ４への入力信号
とする。ＬＰＦ４では誤差信号の低域成分のみを通し、
ＬＰＦ４を通過した低域成分はＶＣＸＯ５の発振出力を
ＮｆＨＺとし、ＳｌＨに位相同期させるための制御電圧
となる。
で発振している。この信号とＳｉｎとがＰＯ２で位相比
較され、位相差を誤差信号としてＬＰＦ４への入力信号
とする。ＬＰＦ４では誤差信号の低域成分のみを通し、
ＬＰＦ４を通過した低域成分はＶＣＸＯ５の発振出力を
ＮｆＨＺとし、ＳｌＨに位相同期させるための制御電圧
となる。
このようにして、ＶＣＸＯ５の出力において、（ｅ）に
示す周波数がＮｆＨＺのクロック信号Ｃｏｕｔが得られ
る。
示す周波数がＮｆＨＺのクロック信号Ｃｏｕｔが得られ
る。
以上のように本実施例によれば、入力クロック信号の第
Ｎ次高調波成分をＰＬＬ回路への入力とし、これにＰＬ
Ｌ回路を位相同期させているので出力クロック信号のジ
ッタが入カク・ロック信号のＮ倍となることはない。ま
たＰＬＬ回路はＶＣＸＯを用いたクォーツＰＬＬ回路で
あるのでロックレンジは数百〇Ｚ程度となり、入力信号
に大きなジッタ成分が含まれていても追随せず、周波数
逓倍された出力クロック信号の精度は水晶のそれとはぼ
同程度となる。
Ｎ次高調波成分をＰＬＬ回路への入力とし、これにＰＬ
Ｌ回路を位相同期させているので出力クロック信号のジ
ッタが入カク・ロック信号のＮ倍となることはない。ま
たＰＬＬ回路はＶＣＸＯを用いたクォーツＰＬＬ回路で
あるのでロックレンジは数百〇Ｚ程度となり、入力信号
に大きなジッタ成分が含まれていても追随せず、周波数
逓倍された出力クロック信号の精度は水晶のそれとはぼ
同程度となる。
なお、第１図（ａ）ではＢＰＦＩで第Ｎ吹成分を抽出し
、増幅器２で増幅して入力クロック信号Ｃ！ｎの第Ｎ次
高調波成分を抽出するようにしているが、これらはＬＣ
共振回路とトランジスタを用いた同調増幅器としてもよ
い。
、増幅器２で増幅して入力クロック信号Ｃ！ｎの第Ｎ次
高調波成分を抽出するようにしているが、これらはＬＣ
共振回路とトランジスタを用いた同調増幅器としてもよ
い。
発明の効果
以上のように本発明の周波数逓倍回路は入力クロック信
号の第Ｎ次高調波成分をＰＬＬ回路への入力とし、これ
にＰＬＬ回路を位相同期させているので出力クロック信
号のジッタが入力クロック信号のＮ倍となることはない
。またＰＬＬ回路はｖｃｘｏを用いたクォーツＰＬＬ回
路であるのでロックレンジは数百〇Ｚ程度となり、入力
信号に大きなジッタ成分が含まれていても追随せず、周
波数逓倍された出力クロック信号の精度は水晶のそれと
ほぼ同程度となる。したがって本回路で得られたクロッ
ク信号でディジタル機器を動作させても性能が低下する
ことはない。
号の第Ｎ次高調波成分をＰＬＬ回路への入力とし、これ
にＰＬＬ回路を位相同期させているので出力クロック信
号のジッタが入力クロック信号のＮ倍となることはない
。またＰＬＬ回路はｖｃｘｏを用いたクォーツＰＬＬ回
路であるのでロックレンジは数百〇Ｚ程度となり、入力
信号に大きなジッタ成分が含まれていても追随せず、周
波数逓倍された出力クロック信号の精度は水晶のそれと
ほぼ同程度となる。したがって本回路で得られたクロッ
ク信号でディジタル機器を動作させても性能が低下する
ことはない。
第１図（ａ）は本発明の一実施例の説明図、第１図（ｂ
）はＢＰＦｌに入力されるクロック信号の波形図、第１
図（Ｃ）はそのスペクトル図、第１図（ｄ）は増幅器２
の出力信号の波形図、第１図（ｅ）はＶＣＸＯ５の出力
クロック信号の波形図、第２図（ａ）は従来の周波数逓
倍回路の説明図、第２図（ｂ）はＰＯ２へ入力されるク
ロック信号の波形図、第２図（Ｃ）はＶＣＯ９の出力ク
ロック信号の波形図である。 １・−ＢＰＦｌ ２・・増幅器、 ３・９位相比較
器、 ４・・ＬＰＦ、 ５−Φｖｃｘｏ、８・・
水晶発振子。 代理人の氏名 弁理士 粟野 重孝 はか１名２図 第１図 （ｂン
）はＢＰＦｌに入力されるクロック信号の波形図、第１
図（Ｃ）はそのスペクトル図、第１図（ｄ）は増幅器２
の出力信号の波形図、第１図（ｅ）はＶＣＸＯ５の出力
クロック信号の波形図、第２図（ａ）は従来の周波数逓
倍回路の説明図、第２図（ｂ）はＰＯ２へ入力されるク
ロック信号の波形図、第２図（Ｃ）はＶＣＯ９の出力ク
ロック信号の波形図である。 １・−ＢＰＦｌ ２・・増幅器、 ３・９位相比較
器、 ４・・ＬＰＦ、 ５−Φｖｃｘｏ、８・・
水晶発振子。 代理人の氏名 弁理士 粟野 重孝 はか１名２図 第１図 （ｂン
Claims (1)
- 周波数がｆＨＺであるクロック信号の第Ｎ次高調波成分
を抽出する帯域通過濾波器、及び該抽出成分を入力とす
る位相比較器と低域通過波器と発振周波数がＮｆＨＺの
電圧制御水晶発振器を含むＰＬＬ回路を具備し、上記の
抽出第Ｎ次高調波成分に該ＰＬＬ回路を位相同期させて
周波数がＮｆＨＺのクロック信号を得ることを特徴とす
る周波数逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225019A JPH0272718A (ja) | 1988-09-08 | 1988-09-08 | 周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225019A JPH0272718A (ja) | 1988-09-08 | 1988-09-08 | 周波数逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0272718A true JPH0272718A (ja) | 1990-03-13 |
Family
ID=16822800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225019A Pending JPH0272718A (ja) | 1988-09-08 | 1988-09-08 | 周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0272718A (ja) |
-
1988
- 1988-09-08 JP JP63225019A patent/JPH0272718A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPH10261957A (ja) | Ｐｌｌ回路 | |
| JPH0272718A (ja) | 周波数逓倍回路 | |
| JPS58209232A (ja) | 発振回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| JPH0422575Y2 (ja) | ||
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| SU1589387A1 (ru) | Устройство фазовой автоподстройки частоты | |
| JPS58130630A (ja) | Ｐｌｌ回路 | |
| JPS6135601A (ja) | 変調器 | |
| KR100361903B1 (ko) | 무선 이동 통신용 부고조파 주입동기 전압제어 발진회로 | |
| JPS6352504A (ja) | 変調器 | |
| JPH0362605A (ja) | 周波数変調回路 | |
| JPH0130332B2 (ja) | ||
| JPH03113975A (ja) | クロック発生回路 | |
| JPH06303131A (ja) | Ｐｌｌ回路 | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH07114364B2 (ja) | 原子発振器 | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JPH01101726A (ja) | 周波数逓倍回路 | |
| JPH01133421A (ja) | フェーズ・ロックド・ループ | |
| JPH06224753A (ja) | 送信装置 |