JPH027436A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。

Ａ、産業上の利用分野 Ｂ０発明の概要 Ｃ９従来技術 り１発明が解決しようとする問題点 （Ａ、産業上の利用分野） 本発明は半導体装置の製造方法、特に有効にゲッタリン
グをする半導体装置の製造方法に関する。

（Ｂ、発明の概要） 本発明は、ゲッタリングをする半導体装置の製造方法に
おいて、 半導体素子の要部に対して有効にゲッタリングできるよ
うにするため、 半導体基体の表面を部分的に非晶質化する工程と、非晶
質化される（あるいはされた）領域上に窒化膜を形成す
る工程と、上記２つの工程が終了した後に熱処理する熱
処理工程とを有するものである。

（Ｃ，従来技術） 半導体基体中の結晶欠陥及び重金属を除去するゲッタリ
ングは半導体基体に形成される半導体装ｆの特性を良い
ものにするうえで必要であるが、従来においてゲッタリ
ングは、特開昭４９−４０８５６号公報に記載されてい
るように多結晶シリコン膜がゲッタリング効果を持つこ
とを利用し、半導体基体上に多結晶シリコン膜を形成し
、その後高温で熱処理することにより半導体基体中の結
晶欠陥及び重金属をその多結晶シリコン膜中に集めると
いう方法で行われることが多かった。尤も、上記公報に
記載された方法は半導体基体の表面に多結晶シリコン膜
を形成し、熱処理後その多結晶シリコン膜を除去すると
いうものであるが、実際に多く行われているのは、半導
体基体の裏面に多結晶シリコン膜を形成する方法である
。また多結晶シリコン膜に代えてＬＰ（低圧）ＳｉＮ（
窒化１摸）を用いる場合もあり、更にはプロセス途中に
半導体基体の裏面にｐｏｃｉ３をデボしたり、あるいは
リンＰをイオン打込みしたりしてゲッタリングを行う方
法も採られることがある。

また、別のゲッタリング方法として半導体基体中に酸素
を注入しておき（例えば半導体インゴットの製造段階で
注入）、その酸素を利用してゲッタリングする方法もあ
る。

（Ｄ、発明が解決しようとする問題点）ところで、半導
体基体の裏面に多結晶シリコン膜を形成し、熱処理によ
りゲッタリングするというゲッタリング方法にはゲッタ
リング効果が持続しないという問題があった。というの
は、バイポーラ半導体装置を製造する場合のコレクタ拡
散工程では加熱温度を１２００℃程度にするが、多結晶
シリコン膜を１１００℃以上にするとゲッタリング効果
がほとんどなくなるからである。そのため、バイポーラ
トランジスタの特性を最も大きく左右するベース、エミ
ッタの形成段階ではゲッタリング効果がほとんど得られ
ず、半導体素子の要部における結晶欠陥、重金属の除去
を有効に行えず、特性劣化を有効に防止することは非常
に困難であった。このことは、上記の特開昭４９−４０
８５６号公報に記載されたところの半導体基体表面に多
結晶シリコン膜を形成し、熱処理後除去するというゲッ
タリング法においても同じであり、またゲッタリングの
ための膜として５ｉＮ（シリコン窒化膜）膜を形成する
方法においても同様である。

また、ＰＯＣｆＬ３をプロセス途中に半導体基体裏面に
プレデポジションするというゲッタリング方法にはゲッ
タリング効果があるけれども拡散炉にてプレデボンジシ
ョンする方法なので炉管環の難しさがあり、またリンＰ
のミストによる汚れ（ｄｕｓｔ）が生じる等無視できな
い問題がある。また、多結晶シリコン膜によるゲッタリ
ング、ｐｏｃｉ、のプレデポジションによるゲッタリン
グのいずれもコストが無視できない程大きいという欠点
を有している。

そして、半導体基体中に酸素を注入しておくというゲッ
タリング法は、酸素濃度の均一性を得ることが難しく、
実用化が難しいとうのが実情である。また、酸素はドナ
ー不純物として作用するので、酸素によるゲッタリング
をすると抵抗率の制御を困難にするという問題に直面す
ることにもなる。

本発明はこのような問題点を解決すべく為されたもので
あり、著しいコスト環を招くことなくゲッタリング効果
を持続して得るようにすることにより崖；導体素子の要
部に対してもゲッタリング効果を及ぼして低価格で性能
の良いバイポーラＩＣ等の半導体装置を得ることができ
るようにすることを目的とする。

（Ｅ、問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決するた
め、半導体基体の表面を部分的に非晶質化する工程と、
非晶質化される（された）領域上に窒化膜を形成する工
程と、この２つの工程の終了後に熱処理する熱処理工程
を有することを特徴とする。

（Ｆ、作用） 本発明半導体装置の製造方法によれば、半導体基体表面
を部分的に非晶質化する処理と、その非晶質化した（あ
るいは非晶質化する）ところへの窒化膜の形成と、熱処
理とを行うので、半導体基体表面が部分的に非晶質化す
ると共に窒化膜と半導体基体との熱膨張係数の差によっ
てその非晶質化した部分に大きな歪が生じ、ゲッタの核
となる。そして、その歪の大きなゲッタ核は熱処理の際
に歪が緩和されることになるが、その歪が緩和される際
に強力なゲッタリング効果を持つことになる。そして、
そのゲッタリング効果によって半導体素子の要部、例え
ばベース、エミッタ内の結晶欠陥や重金属を吸収するこ
とができる。というのは、ゲッタ核は半導体基体の表面
に形成されており、ベース、エミッタと同じ高さに位置
していることになるので、ベース、エミッタと非常に近
接している。従って、ゲッタ核の持つゲッタリング効果
をベース、エミッタに非常に効果的に及ぼすことになる
からである。

そして、ゲッタ核は、部分的に非晶質化しそこに窒化膜
を形成することにより選択的に設けることができるので
、その位置を半導体素子と、あるいは半導体素子の要部
とずらすことによりゲッタ核の持つ歪による悪影響は半
導体素子あるいは半導体素子の要部には及ばないように
することができる。

（Ｇ、実施例）［第１図、第２図］ 以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。

第１図（Ａ）乃至（Ｊ）は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図である。

（Ａ）Ｐ型半導体基体の表面部にｎ＋型型数散層２ａ２
ｂ、２Ｃ１２ｄを選択的に形成する。該拡散層２ａ、２
ｂ、２ｃ、２ｄは後で埋込層となるもので、拡散層２ａ
はｎｐｎトランジスタ用の埋込層、拡散層２ｂはｎｐｎ
ラテラルトランジスタ用の埋込層、２Ｃは抵抗領域用埋
込層、２ｄは１１Ｌ用の埋込層である。該６拡散層２ａ
、２ｂ、２ｃ、２ｄはＳｉｎ、膜（膜厚３３００人）３
をマスクとするアンチモンｓｂの拡散により形成される
。第１図（Ａ）は拡散層２ａ、２ｂ、２ｃ、２ｄ後の状
態を示す。

（Ｂ）次に、半導体基体１上の上記５ｉｎ２膜３を除去
し、同図（Ｂ）に示すように半導体基体１上にｎ型のシ
リコン半導体層（厚さ２μｍ）４をエピタキシャル成長
させる。

（Ｃ）次に、同図（Ｃ）に示すようにｎ型シリコン半導
体層４の表面に２００人の厚さの５ｉｎ２膜５を形成す
る。

（Ｄ）次に、ＳｉＯ，＠ｓ上にレジスト膜６を選択的に
形成し、該レジスト膜６をマスクとしてＳｉＯ２膜５を
エツチングする。具体的にはアイソレーション層を形成
すべき領域と対応したところが窓開部７．７．７．７、
・・・となるようにレジスト膜６を選択的に形成し、該
レジスト膜６をマスクとして５ｉ０２膜５をエツチング
する。第１図（Ｄ）は５ｔｏｔｌｌｆｉ５のエツチング
後の状態をンｒ警す。

（Ｅ）次に、減圧ＣＶＤ法により第１図（Ｅ）に示すよ
うに半導体層４表面の露出した部分上も含め５ｉｎ２膜
５上に例えば５１０人程度の厚さの５ｉＮｌ１５ｉ８を
形成する。しかして、該ＳｉＮ膜８はＳ　ｉ　Ｏ２膜５
がエツチングされた部分においてはｎ型エピタキシャル
成長層４と直接接することになる。この５ｉＮｌ漠８は
Ｐ型アイソレーション層を形成するにあたってのアイソ
レーションのｎ型化の原因となるアウトデイフュージョ
ンを防上するために形成されるが、本実施例においては
それだけでなく、半導体層４表面と直接接触する部分に
おいて熱応力による歪を生ぜしめる役割を担うのである
。

（Ｆ）次に、第１図（Ｆ）に示すように、ＳｉＮ膜８の
表面にレジスト膜９を選択的に形成し、該レジスト膜９
をマスクとして半導体層４の表面のアイソレーション層
を形成すべきところに例えばホウ素Ｂ等のＰ型不純物１
０をイオン打込みする。これによりイオン打込みされた
部分が非晶質化する。

（Ｇ）次に、ＳｉＮ膜８のラテラルトランジスタのバン
チスルー防止用ｎ型領域を形成すべき部分と対応したと
ころをフォトエツチングにより除去し、この５ｉＮＰ７
！Ａ８をマスクとして第１図（Ｇ）に示すようにｎ型不
純物１１をイオン打込みする。

（Ｈ）次に、例えば１１００℃の温度で不純物１０．１
１を拡散して第１図（Ｈ）に示すようにＰ型アイソレー
ション層１２．１２、・・・及びパンチスルー防止用ｎ
型拡散層１３を形成する。そして、この拡散処理中にお
いてアイソレーション層１２．１２、・・・内、特に表
面近傍にはＳｉＮ膜８とシリコン半導体層４との熱膨張
係数の違いに起因した熱応力による歪が生じる。この歪
はアイソレーション層２ａ、２ｂ、２ｃ、２ｄ中のみに
生じ、アイソレーション層２ａ、２ｂ、２Ｃ１２ｄによ
り囲まれた素子形成領域内には生じない。

その後、ｎｐｎ）ランジスタのベース、ｐｎｐラテラル
トランジスタのエミッタ・コレクタ、抵抗等を形成する
ためのＰ型不純物をシリコン半導体層４の表面部に選択
的にイオン打込みし、その後、例えば１１００℃の温度
で拡散することにより第１図（１）に示すようにｎｐｎ
トランジスタのエミッタ１６ｅ、１６ｃ１抵抗領域１７
．１８．１９、ＭＩＳ型コンデンサの電極を成すＰ型頭
域２０、ＩＩＬを構成する各Ｐ型頭域２１．２１．２１
．２１等を形成する。この拡散工程では、単にｎｐｎト
ランジスタのベース１５等が形成されるだけでなく、各
アイソレーション層１２．１２、・・・中にＰ型不純物
のイオン打込みによる非晶質化と、ＳｉＮ膜８・半導体
層４間の熱膨張係数との差による熱応力によって生じて
いた歪が１１００℃という温度で熱処理される際に緩和
される。そして、その歪はその緩和をされる際に強力な
ゲッタリング効果を持ち、付近の結晶欠陥、重金属を強
力に吸収する。従って、アイソレーション層１２．１２
、・・・によって囲繞された各半導１体素子の要部（例
えばベース、エミッタ等）は結晶性が良くなり、重金属
もなくなる。

更に、その後にｎｐｎ）−ランジスタのエミッタ、ｐｎ
ｐタテラルトランジスタのベース取り出し領域（オーミ
ックコンタクト領域）等を形成するためのｎ型不純物の
選択的なイオン打込みを行い、しかる後、例えば１１０
０℃の温度で拡散することにより第１図（Ｊ）に示すよ
うにｎｐｎトランジスタのエミッタ２２、コレクタ電極
取り出しくオーミックコンタクト）半導体領域２３、ラ
テラルトランジスタのベース電極取り出しくオーミック
コンタクト）半導体領域２４を形成する。

この工程においても熱処理によりアイソレーション層１
２．１２、・・・内の歪が緩和されるがその際にもゲッ
タリング効果を持ち、付近の結晶欠陥、重金属を強力に
吸収する。従って、アイソレーション層１２．１２、・
・・によって囲繞された各半導体素子の要部、例えばｎ
ｐｎトランジスタのベース、エミッタ等は結晶性が更に
良くなり、非常に高性能の半導体素子が得られることに
なる。

本半導体装置の製造方法においては、半導体層４表面に
全面的に形成された５ｔｏ２ｎ桑ｓのアイソレーション
層を形成すべき部分をエツチングして゛ト導体層４の表
面を露出させ、その後、ＳｉＮ膜８を形成することによ
り熱処理したときにアイソレーション層を形成すべき部
分に熱応力が生じるようにし、その後、アイソレーショ
ン層を形成すべき部分にアイソレーション層を形成する
ための不純物のイオン打込みをすることにより非晶質化
し、その後、アソレーション層を形成するための不純物
拡散用熱処理、ベース形成のための拡散用熱処理、エミ
ッタ形成のための拡散用熱処理を行うので、アイソレー
ション層４、特にその表面部にゲッタリング効果を持つ
歪が生じる。

従って、各半導体素子はゲッタリング効果のある歪を持
ったアイソレーション層により囲繞されることになり、
延いては表面及びその近傍の半導体Ａｔ−の要部となる
部分の結晶欠陥がアイソレーション層に吸収されるので
ある。そして、このゲッタリング効果はベース形成段階
でも、エミッ夕形成段階でも得られる。

そして、熱応力によりアイソレーション層内、特にその
表面に歪を生せしめることは、Ｓｉｎ。

膜５が選択的に形成された半導体基体表面にアウトデイ
フュージョン防止用のＳｉＮ膜８を形成することによっ
て行うことができ、また非晶質化することによって歪を
生ぜしめることはアイソレーション層を形成するために
必要な不純物のイオン打込みをすることにより行うこと
ができる。従って、徒らに工程を増すことなく、ゲッタ
リング効果を得ることができる。

ところで、上記実施例においては、半導体層４のアイソ
レーション層を形成すべき部分の表面を露出させてＳｉ
Ｎ膜８を形成した後非晶買化及びアイソレーション層形
成のための不純物のイオン打込みをしていた。

しかし、その順序を逆にしても良い。第２図（Ａ）乃至
（Ｃ）はそのような実施例を工程順に示すものであり、
同図（Ａ）に示すように半導体層４の表面にＳｉＯ２膜
５を全面的に形成し、該５ｉｎ２膜５上にレジスト膜６
を選択的に形成し、該レジスト膜６をマスクとして不純
物をイオン打込みすることにより半導体層４表面のアイ
ソレージジン層を形成すべき部分のみにアイソレーショ
ン層形成用の不純物１０を導入する。次に、５ｉ０２ｋ
”のアイソレーション層を形成すべき部分をエツチング
して半導体層４表面を露出させ、その後第２図（Ｂ）に
示すようにＳｉＮ膜８を形成し、しかる後、イオン打込
みされた不純物１０を例えば１１００℃の温度で拡散し
て第２図（Ｃ）に示すようにアイソレーション層１２を
形成する。すると、その後の例えばベース拡散、エミッ
タ拡散の際にアイソレーション層１２中の歪によって半
導体素子の表面に対してゲッタリングが為されることに
なることは第１図に示した実施例の場合と同様である。

（Ｈ，発明の効果） 以上に述べたように、本発明半導体装置の製造方法は、
半導体基体の表面を部分的に非晶質化する工程と、該非
晶質化される（された）領域上に窒化膜を形成する工程
と、熱処理をする工程とを有することを特徴とするもの
である。

従って、本発明半導体装置の製造方法によれば、半導体
基体表面に部分的にゲッタリング用の歪を形成すること
ができ、半導体素子、特にその要部を形成する際にその
歪によってその半導体素子特にその要部の結晶欠陥、重
金属を吸収することができる。

そして、その歪は、部分的に非晶質化し窒化膜を半導体
基体表面に部分的に形成することにより選択的に設ける
ことができるのでその位置を半導体素子と、あるいは少
なくとも半導体素子の要部とずらすことにより歪の悪影
響は半導体素子あるいはその要部に及ばないようにする
ことができる。

第２図（Ａ）乃至（Ｃ）は本発明半導体装置の製造方法
の別の実施例を工程順に示す断面図である。

符号の説明 １．４・・・半導体基体、 ８・・・窒化膜。

【図面の簡単な説明】

Claims (1)

【特許請求の範囲】
1. （１）半導体基体の表面を部分的に非晶質化する工程と
   、 上記非晶質化される領域上に窒化膜を形成する工程と、 熱処理をする工程と、 を有することを特徴とする半導体装置の製造方法