JPH0277113A - Ｓｏｉ構造の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イノ産業上の利用分野 ４〈発明はＳ　０１　　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ
５ｕｌａｔｏｒ）ｅｌｆ造の形成方法に関し、特に絶縁
層上にＳｉを同相成長法により形成させるものに関する
。

口）を足来の技術 絶縁層（絶Ｉ＆物の基板ら含む）上に単結晶Ｓｉ層を形
成した６のは、Ｓｏｌ構造と称され、狭い領域で容易に
素Ｔ分離が行なえ、高集積化や高速化が１１丁能なもの
として知られている。そして、促木のＳｉ基板上に素子
が作成される半導体集積回路（ＩＣ）に比べて、特性向
上が図られることが、、岱んに研究開発が行なわれてい
る（例えばＪａｐ−旧＋ｃｓｅ　　Ｊｏｕｒｎａｌ　　
ｏｆ　　Ａｐｐｌｉｅｄ　　Ｐｙｓｉｃｓ　ＶＯＬ、２
６．Ｎｏ、１１＼ｏｖｅｍｂｅ　ｒ、　＋９８７．　ｐ
ｐ、　１Ｓｉ基台上に該単結晶Ｓｉ６−１８２２参照）
。

絶縁層Ｆに単結晶Ｓｉ膜を形成させるものとして、同相
成長法があり、これは、単結晶Ｓｉ基板１−に、Ｓｉ基
板面の一部をシードと絶縁膜りに露出させて絶縁膜を杉
成し、シードと絶縁膜上に非晶質Ｓｉ（以下ａ−５ｉと
称す）膜を堆積し、６００℃程度の低温でアニールする
ことで、横方向に固ｉ１１成長させてａ−５ｉ膜を単結
晶化させるものである。

ハ）　５ａ明が解決しようとする課題 横方向の同相成長では、＜１００＞方向の向きで一陵先
的にａ−５ｉ膜の単結晶化が進むので、シード１−のａ
−５ｉ膜を厚くすることができず、このため、シードと
絶縁膜表面との段差を余り大きくとることができない。

また、横方向の成長距離・と伸ばす技術として絶縁膜上
のａ−５ｉ膜にＰ１イオンを高濃度に注入するものがあ
るが、汎用のイオン注入機では加速エネルギーが２００
ｋｅＶ程度であるので注入深さの制限からａ−５ｉ膜の
膜厚は３ＯｆｌＯ人以Ｆに抑えられる。

この様にａ−５ｉ膜が薄い場合、シードと絶縁（膜表面
との段差が大きい（絶縁膜が厚い）と、堆積されるａ−
３ｉ膜に絶縁膜とシードの境の部分て段切れが生じたり
、段切れが生じなくても段差部分での内部応力が大きく
なるため、横方向の固（１１成長はほとんど起きないか
、起きても横方向同相成長距離は僅かである。

このため、シードと絶縁膜表面との段差はできる限り小
さく、即ち絶縁膜を薄くする必要があり通當１０００Å
以下に形成される。

しかしＳｏ　ｔｉｌｌ造を積層した三次元回路素子を購
成する場合、絶縁膜下にデバイスを形成することになる
ので、デバイス溝道や配線および電気的特性の安定化の
ための保護を勘案すると、絶縁膜として１μｍ以上の膜
厚が必要になる。

本イ邑明はこれらの点に鑑みてろされたもので、１ゾい
絶縁膜−Ｅに堆積されたａ−５ｉ膜を、同相成長による
単結晶化を可能にして、５ＯＩＮＩＩ造を形成するもの
である。

二）課題を解決するための手段 ４膜発明は、単結晶Ｓｉ基台上に該単結晶Ｓｉ基台の一
部表面が露出する開孔部を有する絶縁層を形成する工程
と、開孔部内に絶縁層の厚さだけ単結晶Ｓｉ基台 び絶縁層上にａ−５ｔ膜を形成する工程と、該ａ−５ｉ
膜をアニールにより固相成長させる工程とを備えるＳＯ
Ｉ構造の形成方法である。

ホ）作用 絶縁層に有する開孔部から覗くシードとしてのｌｉｔ結
晶Ｓｉ基台と、絶縁層表面との段差は、開孔部に形成さ
れた単結晶Ｓｉ膜で埋められる。そし−Ｃ１このＳｉ膜
をシードとしてａ−５ｉ膜の固相成長が行なわれる。従
って、段差に制限されることなく絶縁層を厚く形成でき
る。

へ）実施例 以Ｆに説明する実施例では単結晶Ｓｉ基台として、用結
晶Ｓｉ基板を用いているが、基板上に形成された単結晶
Ｓｉ膜を用いてもよい。

第１図Ａ乃至Ｉに本発明の第１の実施例の概略１、作図
を示す。

（１）は（１００）面を主面とする単結晶５４ｗ台とし
ての単結晶Ｓｉ基板で、その表面に絶縁膜として膜厚１
μｍ程のＳ　ｉ　Ｏ＊膜（２）をＣＶ■）法によって堆
積させる（第１図Ａ）。単結晶Ｓｉ基板（１）の＜１０
０＞方向にストライブ形状の開孔部（２゛）を、Ｓｉｎ
、膜（２）にフォトリングラフィ技術によりパターン形
成する（第１図１３）。

次に表面全体にＳｉＭをＣＶＤ法により形成する。まず
、Ｓｉ膜の形成面、特に、開孔部（２°）の部分で露出
している単結晶Ｓｉ基板（１）部分（即ちシード、以下
シード（１゛）という）のに面の清浄化を行なう。図示
したい減圧ＣＶＤ装置内に基板を設置して、減圧下で基
板温度を８００℃（乃至８５０℃）迄昇温し、保持した
状態で、反１、ε１室内にＡｒガスを導入し、ＲＦ発振
器を用いて目、５６Ｍ１ｌｚのＲＦを印加することによ
りＡｒプラズマを発生させる。このときのＲＦ高出力５
０膜稈度とする。そして、基板に３００　Ｖ程度の負電
圧を印加すると、Ａｒ”イオンが基板表面に衝突し、基
板がスパッタされることにより、その表面が；■浄化さ
れる。清浄化に要するスパッタ時間は２〜５分程度であ
る。Ａｒ＋イオンによる清浄化が終了した時点で、Ａｒ
ガス、ＲＦ高出力バイアス印加を停止し、Ｓ　＋　Ｈ＋
ガスを流し、エピタキシャル成長に移行する。

成長速度は５００人／ｍｉｎ程度で、Ｓ　ｉ　Ｏ＋１Ｉ
ｌｌ　（２）とほぼ同じＪ７さ、約１μｍの膜厚のＳｉ
膜（３１を形成する。このとき基板温度が８００℃（乃
至８５０℃）に保持されているので、シード（ｌｏ）上
では単結晶Ｓｉ　　（３ａ）がエピタキシャル成長し、
５　ｉ　０３膜（２）上では多結晶Ｓｉ（、’ｌｂ）が
形成される（第１図Ｃ）。

形成したＳｉ膜（３）上全面に、やはりＣＶＤ、コ、（
二よりＳｉＮ膜（４）を堆積させ（第１図Ｉ））、７オ
トリソグラフイ技１１ｉにより、シード（ｌｏ）上、即
ち開孔部（２゛）上のＳ　ｉ　Ｎ膜（１）以外を除去す
る（第１図Ｅ）。

その後、酸素雰囲気、９５０℃でパイロ酸化を行ない、
露出している多結晶５ｉｌｌ＊（３ｂ）を酸化してＳｉ
ｎ、膜（５）とする。酸化時間５００分で約１１１ｍの
多結晶Ｓｉ膜（３ｂ）は全て酸化されるか、Ｓｉｎ膜（
４）下の単結晶５ｉｌｌ（３ａ）は酸化されず、所謂Ｌ
ＯＧＯ５形状が形成される（第１図Ｆ）。

そして、バッフアート弗酸（ＢＨＦ）により、５ＩＯｒ
膜（５）とＳｉＮ膜（４）をエツチング除去する（第１
図Ｇ）。このとき、エツチング時間を制御することによ
り、絶縁層としてのＳｉＯ，１Ｉｉ（２）をエツチング
することなく、多結晶Ｓｉ膜（３ｂ）を酸化したＳｉｎ
、膜（５）がエンチング除去される。

さて、次に再び図示したい減圧ＣＶＤ装置内に填板を設
置し、減圧状態で基板温度を５３０℃に昇温保持する。

上述と同様に反応室内をＡｒ雰囲気にし、ＲＦ出力５０
ＷでＲＦを印加してＡｒ”イオンを発生させ、基板に３
００■の負電圧を印加して」Ｉ！、板表面のスパッタに
よる清浄化を行なう。基板、Ｕ度が前述の場合よｌ）　
（ｊ低いため、３０分程スパッタを行なう。そしてＳｉ
Ｈ＋ガスを流してａ−５１膜（６）の堆積を行なう（第
１図Ｈ）。このときの基板温度は５３０℃に保持された
状態で、堆積速度約２５０人／ｍｉｎ″Ｃ−膜厚約３０
００人堆積させる。

その後、基板全面（注入するのはａ−Ｓｉ膜（６）内）
に加速エネルギー１８０ｋ　ｅ　Ｖ、ドーズ１７Ｘ１０
”個／　ｃｍ　”と、加速エネルギー１００ｋｅＶ、ド
ーズ１ｉ２Ｘ１０”個／　ｃｍ　’の条件で、Ｐ＋イオ
ンを注入する。そして、６００℃に設定保持された窒素
雰囲気のｔ気炉内にて、１０時間アニール処理を？？な
う。すると、シード（１゛）の結晶方位を継承した単結
晶Ｓｉ　　（３ａ）をシードとしてそのｆ１′１１゛位
を継承しつつ、２０μｍ以上の横方向の固ｉｌ＋成長が
起こり、ａ−３ｉ膜（６）が単結晶化し′ｊ（Ｉｌｌ結
晶Ｓｉ膜（６°）となる（第１図り。

斯様にして、厚さが１μｍある絶縁層としての５１０、
膜（２）上に単結晶Ｓｉ膜（６゛）が形成されて、Ｓｏ
ｌ構造溝道成される。

本発明の第２の実施例を第２図Ａ乃至Ｅに示す。

第１の実施例と同様に、単結晶Ｓｉ基板（１）（に５ｉ
ＯＩＩＩ（２）、及び開孔部（２゛）を形成した後（第
１図Ａ、Ｂ）、減圧ＣＶＤ装置内において基板温度を５
３０℃（乃至５５０℃）として、Ａｒイオンによるスパ
ッタで基板の清浄化を行ない、続けて、ａ−３ｉ膜（７
）の堆積を行なう（第２図Ａ）。堆積するａ−３ｉ膜は
膜厚を５ｉＯＩ膜（２）以上の厚さ（１μｍ以上）とし
、前述と同１ぷな条ｆｐＦでａ−５ｉ膜を堆積する。

そして、基板温度を６００℃に設定保持して、窒素雰囲
気中でアニール処理を行なう。このアニール処理は、ａ
−５ｉ膜（７）がシード（１°）面からＳ　ｉ　Ｏ＊膜
（２）の厚さ分だけ縦方向に同相成長した時点で中止す
る（第２図Ｂ）。

この場合のアニール時間は、縦方向の固相成長する距離
が、一定温度下では、時間に比例するので、成長させる
距離で決定される。

アニール処理により、開孔部（２゛）上のａ　−５１膜
（７）だけが単結晶Ｓｉ基台上に該単結晶Ｓｉ機（７゛
）となり、それ以外の部分はａ−３ｉ膜のままである。

次に単結晶ＳｉＭ（７’）以外のａ−５ｉ膜（７）部分
をエツチング液につけてエツチング除去する（第２図Ｃ
）。エツチング液としては、例えばＣｔｌ、Ｃ０ＯＨ：
ＨＮＯ，：ＨＦ：Ｈ，０＝１６（１ニア（１＋４５：１
０や、２００℃のＨ、Ｐ　Ｏ、等がある。

ａ−５ｉ膜部分が除去されたら、第１図Ｈと同様に、基
板上にａ−５ｉ膜（８）を堆積させ（第２図Ｄ）、再び
窒素雰囲気中で基板温度６００℃としてアニール処理を
行なう。このアニール処理により２　シード（１゛）の
結晶方位を継承した単結晶５ｉ（７Ｎ　をシードとして
その結晶方位を継承しつつ、ａ−５ｉ膜（８）が単結晶
化して単結晶Ｓｉ膜（８°）となる（第２図Ｅ）。

尚、ａ−８ｉ膜（８）に、第１の実施例と同様に１２＋
イオンをイオン注入しても、良好にａ−３１膜（８）の
同相成長が行なわれる。

＋発明の第３の実施例を第３図Ａ乃至Ｅに示す。

第１の実施例と同じ単結晶Ｓｉ基板（１）の主面上に、
熱酸化により、１μｍ程度の５ｉｆｔ膜（９）を形成し
、第１の実施例と同様に開孔部（９゛）を形成する（第
３図Ａ）。

ここで、前述と同様にＳｉ膜の形成面、特に、開孔部（
９′）の部分で露出しているシード（ｌ゛）の表面の清
浄化を行なう。図示したい減圧Ｃ＼′Ｄ装置内に基板を
設置して、１０−’Ｔｏｒｒ台の真シＳＦ″ｃ基板温度
を６５０℃程度に昇温し、保持した状態で、反応室内に
Ａｒガスを導入（流量１５０ｃｃ、／ｍｉｎ、Ａｒ分圧
６５ｍＴ　ｏｒｒ）　Ｌ、１３．５６Ｍ　ＨｚのＲＦを
印加することによりＡｒプラズマを発生させる。このと
きのＲＦ出力はＳＯＷ　（乃至７０Ｗ　）程度とする。

そして、基板に５０〜１００Ｖ程度の負電圧をｒ１１加
して、Ａｒ＋イオンによる基板表面のスバ／り清浄を行
なう。清浄化に要するスパッタ時間は５〜１０分程度で
ある。Ａｒ＋イオンによる清（ｐ化が終ｒした時点で、
Ａ「ガス、ＲＦ小出力バイアス印加を停止し、ＳｉＨ，
ガス２０ｓｃｃａ＋を流して、エピタキシャル成長に移
行する。

成長速度は５００人／ｍｉｎ程度で、Ｓ　ｉ　Ｏ＊膜（
９）のｒｔｌさ約１μｍの膜厚より厚いＳｉ膜（１０）
を形成する。このとき基板温度が８００℃（乃至８５０
℃）に保持されているので、シード（ｌ゛）上では弔結
晶Ｓｉ　　（１０ａ）がエピタキシャル成長し、５１０
ｍ膜（９）上では多結晶Ｓｉ　　（１０１）ンが形成さ
れる（第３図Ｂ）。

尚、ここでシード（１″）上に直後単結晶５１（１０ａ
）をエピタキシャル成長させるのではなく、＄２の実施
例の様に、ａ−３ｉ膜を堆積させた浅、同相成長で単結
晶Ｓｉ　　（１０ａ）を形成してもよい。

次にこの基板表面をラッピングしてＳｉｎ、膜（９）上
の多結晶Ｓｉ　　（１０ｂ）（あるいはａ−８Ｉ膜）を
除去する（第３図Ｃ）。

ランピングした表面をＲＣＡ法で洗浄した後、減圧ＣＶ
Ｄ装置内において、減圧下、基板温度５５０℃、Ａｒ流
ｉ１５００ｓｅｃｍ、　Ａ　ｒ分圧２００ｍ　Ｔ　ｏｒ
ｒ、　ＲＦ出カフ　（Ｉ　Ｗの条件下でＡｒ”イオンの
スパッタによる基板表面の清浄化を行ない、その後、Ｓ
ｉＨ＋１ｆＴＬ１１２００ｃｃ／　ｍｉｎ、　Ｓ　ｉ　
Ｈａ分圧６Ｔｏｒｒ、基板温＋、２ｓ５ｏ℃の条ｆ牛で
ａ−５ｉｎ灸（１１）を０．３μｍ程ｋｆ＃積する（第
３図Ｄ）。

そして、ａ−５ｉ膜（１１）中にＰ１イオンを：ｉＸ］
Ｏ”個ハ？注入し、第１の実施例と同様に基板温度６０
０℃でアニール処理を行なって、ａ−５ｉ膜（１１）を
固相成長させて単結晶Ｓｉ膜（１１’）を形成する（第
３図Ｅ）。

ト）発明の効果 本発明は以りの説明から明らかな如く、絶縁層のＩ’７
さがＩメｉｍ以りあり、シード部と絶縁層表面との段差
が大きくても、シード部にエピタキシャル成長（同相成
長も含む）させた単結晶Ｓｉを埋め込むことにより、実
質的にシード面を絶縁層表面まで上昇させて段差をほと
んど無視することがＩ１１能になる。従って、横方向の
固相成長が容易になびれ、ａ−５ｉ膜の単結晶化が行な
われてＳＯｌ　ｔＭ造が形成される。また、絶縁層を厚
くできるので、１−分な電気絶縁性を有する三次元回路
素子の実現ができる。

【図面の簡単な説明】

第１図Ａ乃至Ｉは本発明の第１の実施例の工程説明図、
第２図Ａ乃至Ｅは本発明の第２の実施例の【二程説明図
、第３図Ａ乃至Ｅは本発明の第３の実施例の工程説明図
である。 （１）・・・単結晶Ｓｉ基板（単結晶Ｓｉ基台）、（１
’）　・・・シード、　（２）（９）・・・Ｓ　ｉＯ＊
膜（＃ＩＡｉ、＊膜）、（２°）（９’）・・・開孔部
、（３）（１０）・・Ｓｉ膜、（３ａ）　　（１０ａ）
　−＝単結晶ＳｉＭ、（３ｂ）（１０ｂ）−ａ−５ｉｌ
Ｊｉ、（５）　・・Ｓｉｎ、膜、（６）（８）（１１）
・・・ａ−ｓｉｎ、（６’）（ｓ’）（ｔ　１’）−・
・単結晶ＳＩ膜、　（７）・・・ａ−５ｉｌｌ、（７’
）・−単結晶Ｓｉ膜。 出１人　工作を櫟株式会社 代理人　弁理士　西野卓嗣　外２名

Claims (1)

1. 【特許請求の範囲】 １）単結晶Ｓｉ基台上に該単結晶Ｓｉ基台の一部表面が
   露出する開孔部を有する絶縁層を形成する工程と、開孔
   部内に絶縁層の厚さだけ単結晶Ｓｉ膜を形成する工程と
   、開孔部のＳｉ膜及び絶縁層上に非晶質Ｓｉ膜を形成す
   る工程と、該非晶質Ｓｉ膜をアニールにより固相成長さ
   せる工程とを備えることを特徴とするＳＯＩ構造の形成
   方法。 ２）単結晶Ｓｉ基台上に該単結晶Ｓｉ基台の一部表面が
   露出する開孔部を有する絶縁層を形成する工程と、少な
   くとも開孔部では単結晶となる様に絶縁層上にＳｉ膜を
   形成する工程と、開孔部に形成されたＳｉ膜以外の絶縁
   層上のＳｉ膜を酸化する工程と、酸化されたＳｉ膜を除
   去する工程と、開孔部のＳｉ膜及び絶縁層上に非晶質Ｓ
   ｉ膜を形成する工程と、該非晶質Ｓｉ膜をアニールによ
   り固相成長させる工程とを備えることを特徴とするＳＯ
   Ｉ構造の形成方法。 ３）単結晶Ｓｉ基台上に該単結晶Ｓｉ基台の一部表面が
   露出する開孔部を有する絶縁層を形成する工程と、少な
   くとも開孔部では単結晶となる様に絶縁層上にＳｉ膜を
   形成する工程と、開孔部に形成されたＳｉ膜以外の絶縁
   層上のＳｉ膜をを除去する工程と、開孔部のＳｉ膜及び
   絶縁層上に非晶質Ｓｉ膜を形成する工程と、該非晶質Ｓ
   ｉ膜をアニールにより固相成長させる工程とを備えるこ
   とを特徴とするＳＯＩ構造の形成方法。 ４）単結晶Ｓｉ基台上に該単結晶Ｓｉ基台の一部表面が
   露出する開孔部を有する絶縁層を形成する工程と、少な
   くとも開孔部では単結晶となる様に絶縁層上にＳｉ膜を
   形成する工程と、開孔部上の単結晶Ｓｉ膜が露出した状
   態で基板表面をラッピングして平坦化する工程と、開孔
   部のＳｉ膜及び絶縁層上に非晶質Ｓｉ膜を形成する工程
   と、該非晶質Ｓｉ膜をアニールにより固相成長させる工
   程とを備えることを特徴とするＳＯＩ構造の形成方法。