JPH0277797A - リンギング音発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、リンギング音発生回路に関し、例えば電話
用端末ニーダ／デコーダに内蔵されるものに利用して有
効な技術に関するものである。

〔従来の技術〕

バリアプルカウンタは、例えばＣＱ出版社発行「実用電
子回路ハンドブック２ｊ頁５３のビットコンパレータと
、頁１００のｆ／ｎ分周器を組み合わせることにより構
成できる。

〔発明が解決しようとする課題〕

ボタン電話機等においては電子音によりリンギング音（
呼び出し音）を発生させている。従来のリンギング音発
生回路は、周波数を半固定にするとともに、出力波形は
パルス波形、エンベロープ又は正弦波のうちの１つに固
定されている。このため、複数の周波数及び異なった波
形の選択機能を付加するとそれに応じて回路規模が大き
くなってしまう。このようなリンギング音の音色を種々
に設定する機能は、ディジタル式のボタン電話機におい
ては付加的な機能であり、主機能であるアナログ／ディ
ジタル変換回路やディジタル／アナログ変換回路（いわ
ゆるコーデック機能）を持つ半導体集積回路において、
チップ面積を増大させてまでも上記付加的機能を内蔵さ
せることは得策でない。

この発明の目的は、小規模な回路構成によって、多音色
を選択できるリンギング音発生回路を提供することにあ
る。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、クロックパルスを受ける可変分周回路の出力
信号をカウンタ回路により計数し、その出力信号を階段
波を出力する階段波発生回路とエンヘロープ発生回路に
供給し、上記階段波発生回路とカウンタ回路の出力パル
ス及びエンヘロープ発生回路の出力信号を選択的に出力
させる出力回路を設りる。

〔作　用〕

」−配回変分周回路によって基本周波数の選択を行うと
ともに、階段波、エンベロープ又はパルス波形から１つ
の音色を選ぶことができる。

〔実施例〕

第１図には、この発明に係るリンギング発生回路の一実
施例のブロック図が示されている。

同図の各回路ブロックは、公知の半導体集積回路の製造
技術によって、特に制限されないが、単結晶シリコンの
ような１個の半導体基板上において形成される。

特に制限されないが、この実施例のリンギング音発生回
路は、音声信号をディジタル化して伝送するためのＡ／
Ｄ変換回路やＤ／Ａ変換回路等を含むコーデック（ＣＯ
ＤＥＣ）を構成する半導体集積回路に内蔵される。

パルスφは、例えばスイソチドキャパシタフィルタに用
いられる１２８ＫＨｚのクロックパルスである。このク
ロックパルスφは、外部から供給される８ＫＨｚの基本
クロックを受けるＰＬＬ（フェーズ・ロックド・ループ
）回路により形成される。このようなりロックパルスφ
を利用することによって、リンギング音発生回路のため
の格別な発振回路が不要にできるものである。

上記クロックパルスφは、５ビツト構成の第１のカウン
タ回路Ｃ０ＵＮＴＩに供給される。この第１のカウンタ
回路Ｃ０ＵＮＴＩは、次に説明するレジスタＲＥＧ及び
排他的論理和回路ＥＸＩ〜ＥＸ４等からなるコンパレー
タとともに可変分周回路を構成する。

上記カウンタ回路Ｃ０ＵＮＴＩの初段回路を除く各ビッ
トの出力信号Ｑは、排他的論理和回路ＥＸ１〜ＥＸ４の
一方の入力に供給される。これら排他的論理和回路ＥＸ
Ｉ〜ＥＸ４の他方の入力には、レジスタＲＥＧの各ビッ
トの出力信号Ｑが供給される。ト記各排他的論理和回路
ＥＸＩ〜ＥＸ４の出力信号は、反転されてアンドゲート
回路Ｇ２の入力に供給される。すなわち、レジスタＲＥ
Ｇに設定された各ビットと、カウンタ回路Ｃ０ＵＮＴＩ
の対応する各ピントとが一致すると、アンドゲート回路
Ｇ２の出力が論理“１”にされる。

このゲート回路Ｇ２の出力信号は、ノアゲート回路Ｇ３
とＧ４からなるランチ回路のセント信号とされ、その出
力信号は反転されてバッファＢｌを介して上記カウンタ
回路Ｃ０ＵＮＴＩのリセット端子Ｒに供給される。これ
により、上記レジスタＲＥＧにセットされたビット情＠
（ＲＯ〜Ｒ３）とカウンタ回路Ｃ０ＵＮＴＩの計数出力
とが一致する毎にカウンタ回路Ｃ０ＵＮＴＩがリセット
されるから、ト記レジスタＲＥＧに計数すべき情報を入
力することによって、可変分周動作を行わせることがで
きる。なお、上記ランチ回路（Ｇ３とＧ４）は、カウン
タ回路Ｃ０ＵＮＴ１の初段回路の出力信号Ｑによりリセ
ットされ、カウンタ回路Ｃ０ＵＮＴＩのリセット状態が
解除される。

上記のようにクロックパルスφを１２８　Ｋ　Ｈｚとし
た場合、レジスタＲＥＧに供給するビット情報ＲＯ〜Ｒ
３の組み合わせにより、８　Ｋ　Ｈｚ〜６４ＫＨｚまで
の１６通りの分周出力信号を受けることができる。

上記ランチ回路の出力信号は、可変分周回路の出力信号
として、第２のカウンタ回路Ｃ０ＵＮＴ２の人力パルス
として用いられる。すなわち、上記バッファＢ１の出力
信号は、インバータ回路Ｎ１を介して反転され、第２の
カウンタ回路Ｃ０ＵＮＴ２の入力端子に供給される。

このカウンタ回路Ｃ０ＵＮＴ２は、４ビツト構成とされ
、各ビットの計数出力Ｑは、階段波発生回路ＳＷＧに供
給される。この階段波発生回路ＳＷＧは、特に制限され
ないが、最終段の出力信号のロウレベル／ハイレベルに
より正／負の三角状態の階段波Ｗ２を発生させる。言い
換えるならば階段波Ｗ２は、カウンタ回路Ｃ０ＵＮＴ２
の１廻りを１周期とする擬似的な正弦波である。

また、エンベロープ発生回路ＥＧは、特に制限されない
が、外付けのキャパシタＣと抵抗Ｒにより時定数が設定
され、上記第２のカウンタ回路ＣＯｔＪ　Ｎ　Ｔ２の最
終段のビット出力を受けて、それを微分したような波形
信号Ｗ３を発生させる。

上記階段波発生回路ＳＷＧとエンベロープ発生回路ＥＣ
の各出力信号と第２のカウンタ回路Ｃ０ＵＮＴ２の出力
パルスＷ１とは、マルチプレクサＭＰＸを介して出力端
子ＯＵＴから出力される。

上記マルチプレクサＭＰＸは、２ビツトからなる制御信
号Ｓ１と８２の組み合わせから、上記３種類の入力信号
Ｗｌ−Ｗ３のいずれか１つを選択して出力させる。

上記制御信号Ｓ１と８２は、内蔵のマイクロコンピュー
タにより形成するもの他、外部端子から入力するものや
ヒユーズ手段や配線の変更によって半固定的に形成する
ものであってもよい。

アンドゲート回路Ｇ５ないしＧ７は、上記第２のカウン
タ回路Ｃ０ＵＮＴ２が初期状態であること、第１のカウ
ンタ回路Ｃ０ＵＮＴＩがリセット状態であること及び入
力のクロックパルスφがロウレベルであるとこを持って
論理“１”の出力信号を形成し、上記レジスタＲＥＧの
プリセットを許可している。これにより、周波数の変更
は、出力信号の１周期毎に行われるので、ノイズの発生
を防止することができる。また、レジスタＲＥＧに論理
“０”を入力すると、アンドゲート回路Ｇ１により第２
のカウンタ回路Ｃ０ＵＮＴ２がリセットされる。したが
って、マルチプレクサＭＰＸにより出力波形を変えると
きには、上記レジスタＲＥＧをクリアすれば波形切り換
え時のノイズの発生を防止することができる。

上記構成では、周波数が１６通りで、波形が３種類選択
できるから、それだけで１６Ｘ３＝４８通りの音色のリ
ンギング音を発生させることかできる。しかも、エンベ
ロープは、外付はキャパシタＣと抵抗Ｒにより設定でき
るから、実質的にはより多数の音色を得ることができる
。また、上記レジスタＲＥＧの入力信号ＲＯ〜Ｒ３は、
上記制御信号Ｓ１、Ｓ２とともにマイクロコンビエータ
により形成すれば、上記周波数の変更、波形の切り換え
等の組み合わせから膨大な数のリンギング音を発生させ
ることができる。

この実施例回路では、コーデック部を構成するＰＬＬ回
路の出力信号を利用すること、それを可変分周回路を通
して３種類の波形に対して周波数の設定を共通化するこ
とより、３音色に対応した３系統のカウンタ回路を１系
統で統一化することより大幅な回路の簡素化が可能にな
る。これにより、回路規模が小さくなり、上記コーデッ
クを構成する半導体集積回路に内蔵可能となる。

以上の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）クロックパルスを受ける可変分周回路の出力信号
をカウンタ回路によりＨ」赦し、その出力信号を階段波
を出力する階段波発生回路とエンベロープ発生回路に供
給し、上記階段波発生回路とカウンタ回路の出力パルス
及びエンベロープ発生回路の出力信号を選択的に出力さ
せる出力回路を設ける。

この構成においては、上記可変分周回路によって基本周
波数の選択を行うとともに、階段波、エンベロープ又は
パルス波形から１つの音色を選ぶことができる。

（２）上記＋１１において、クロックパルスとしてコー
デック部を構成するＰＬＬ回路の出力信号を利用するこ
と、それを可変分周回路を通して３種類の波形に対して
周波数の設定を共通化することより、３音色に対応した
３系統のカウンタ回路を１系統で統一化することより大
幅な回路の簡素化が可能になるため、上記コーデックを
構成する半導体集積回路に内蔵可能となるという効果が
得られる。

（３）可変分周回路を用いて周波数の変更を行うととも
に、音色の選択をマルチプレクサを介して出力させるも
のであるため、マイクロコンピュータ等を用いたソフト
ウェアにより、１トーン、２トーン、３トーンのように
連続周波数及び音色変更が可能になるという効果が得ら
れる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、クロックパル
スは、前記のようなコーデック用のＰＬＬ回路を用いる
もの他、他の適当なパルス信号も利用するもの、あるい
は発振回路を設けて形成するものであってもよい。可変
分周回路の構成は、種々の変形例を採ることができろも
のである。また、リンギング音発生回路は、コーデック
部を構成する半導体集積回路に内蔵されるもの他、電話
機用の半導体集積回路に内蔵されるものであればよい。

この発明は、リンギング音発生回路として広く利用する
ことができるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、クロックパルスを受ける可変分周回路の出
力信号をカウンタ回路により計数し、その出力信号を階
段波を出力する階段器 波発生回路とエンベロープ発生回路に供給し、上記階段
波発生回路とカウンタ回路の出力パルス及びエンベロー
プ発生回路の出力信号を選択的に出力させる出力回路を
設ける。この構成においては、上記可変分周回路によっ
て基本周波数の選択を行うとともに、階段波、エンベロ
ープ又はパルス波形から１つの音色を選ぶことができる
。

【図面の簡単な説明】

第１図は、この発明に係るリンギング音発生回路の一実
施例を示すブロック図である。 Ｃ０ＵＮＴＩ、Ｃ０ＵＮＴ２・・カウンタ回路、ＲＥＧ
・・レジスタ、０１〜Ｇ７・・ゲート回路、Ｎ１〜Ｎ３
・・インバータ回路、ＥＸＩ−ＥＸ４・・排他的論理和
回路、ＳＷＧ・・階段波発生回路、ＥＧ・・エンベロー
プ発生回路、ＭＰＸ・・マルチプレクサ

Claims (1)

1. 【特許請求の範囲】 １、クロックパルスを受ける可変分周回路と、この可変
   分周回路の出力信号を受けるカウンタ回路と、上記カウ
   ンタ回路の各ビットの出力信号を受けて上記カウンタ回
   路の１廻りを１周期とする階段波を出力する階段波発生
   回路と、上記カウンタ回路の出力信号を受けるエンベロ
   ープ発生回路と、上記階段波発生回路とカウンタ回路の
   出力パルス及びエンベロープ発生回路の出力信号を受け
   てそれを選択的に出力させる出力回路とを備えてなるこ
   とを特徴とするリンギング音発生回路。 ２、上記リンギング発生回路は、Ａ／Ｄ及びＤ／Ａ変換
   回路を含む電話用端末半導体集積回路装置に内蔵される
   ものであり、上記クロックパルスはそれに用いられる基
   本的クロックパルスを利用するものであることを特徴と
   する特許請求の範囲第１項記載のリンギング音発生回路
   。 ３、上記エンベロープ発生回路は、外付けの抵抗及びキ
   ャパシタからなる時定数回路により出力波形が設定され
   るものであることを特徴とする特許請求の範囲第１又は
   第２項記載のリンギング音発生回路。