JPH0281431A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0281431A
JPH0281431A JP1203984A JP20398489A JPH0281431A JP H0281431 A JPH0281431 A JP H0281431A JP 1203984 A JP1203984 A JP 1203984A JP 20398489 A JP20398489 A JP 20398489A JP H0281431 A JPH0281431 A JP H0281431A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
silicon
semiconductor device
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1203984A
Other languages
English (en)
Inventor
Jan Haisma
ヤン・ハイスマ
Den Meerakker Johannes E A M Van
ヨハネス・エンヘルベルタス・アドリアヌス・マリア・ファン・デン・メーラケール
Vegchel Josephus H C Van
ヨセフス・ヘンリカス・カタリナ・ファン・ヘフチェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0281431A publication Critical patent/JPH0281431A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/61—Electrolytic etching
    • H10P50/613—Electrolytic etching of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は珪素層を、ドーピングした単結晶半導体本体の
表面上にエピタキシャル成長させ、然る後上記半導体本
体と支持体として使用される第２半導体本体との間に接
続を確立し、一方２つの本体の表面の少くとも一つの表
面に先ず絶縁層を設け、本体間に堅固な接続を確立し、
然る後単結晶半導体本体をエピタキシャル成長した珪素
層まで電気化学的にエツチング除去する半導体装置の製
造方法に関するものである。
（従来の技術） かかる方法は、公開されたオランダ国特許出願第８５０
１７７３号（Ｐ）ＩＮｌｌ、４２８）により知られてい
る。
この既知方法は絶縁体上に単結晶層が設けられる（Ｓ、
０．１シリコン・オン・インシュレーター）半導体装置
を得ることを目的としている。かかる方法においては、
極めて好ましい性能を有する半導体装置を得るために著
しく薄い半導電性層を用いる。かかる装置は外部放射に
対して満足な耐性を有する。
この既知方法においては、上記側本体の表面間に堅固な
接続が確立され、半導体本体と比較して弱くドーピング
されているエピタキシャル成長した珪素層が始まる場合
、エツチング操作が自動的に停止した後、単結晶半導体
本体をエツチングす゛る。満足な電気化学的エツチング
処理を得るために、半導体本体が著しくドーピングされ
る（１０１９原子／　ｃｍ　’以上）こ七が必要である
。エピタキシャル成長した（ｎ−ドーピングされた）珪
素層はエツチング停止がうまく行われるように弱くドー
ピングされる（１０”原子／Ｃｌｌ１３より若干低度）
。
高度にドーピングされた材料を使用すると、材料のドー
ピングが容易に不均一になってエツチングする間エツチ
ング液が一つの位置より他の位置における弱くドーピン
グされたエピタキシャル層に一層速く到達する欠点を有
する。従って不均一な厚さを有する層が形成される。ま
た低度にドーピングされたエピタキシャル層と組合わさ
った高度にドーピングされた半導体本体は、２つの部分
の接着表面におけるかたよった構造により機械的応力を
生ずる欠点を有する。
（発明が解決しようとする課題） 本発明の目的は、極めて均一な厚さを有する薄い半導電
性層が絶縁層上に得られる半導体装置の製造方法を提供
することにある。
（課題を解決するための手段） 本発明において、序文に記載した型の方法は、上記本体
間の接続を確立する前に、絶縁層の一部分を除去し、然
る後絶縁層の厚さより大なる工さを有する導電性物質の
層を表面上に堆積し、然る後研磨処理を少くとも絶縁層
まで行うことを特徴とする。
本発明の方法により極めて均一な層が実現される。或い
はまたかかる層は、既知方法により得られる層と比較し
て極めて薄くすることができる。
このことはＣＭＯＳ回路の製造におけるようなサブミク
ロン法に特に有利である。
本発明は、電気−化学エツチング処理中絶縁層における
成る位置においてだけ存在する比較的高度にドーピング
された導電性ポリシリコンを介して電位が維持されるこ
とを認知したことに基づく。
このポリシリコンは支持体と絶縁層間の界面まで延在す
る。従って半導体本体において比較的高度にドーピング
された半導体物質の使用が回避される。（実際の例では
半導体本体はｐ−ドーピングされ、約７．１０”原子／
ＣＴｆｉ３を含む）。成長した弱くドーピングされたエ
ピタキシャル層と半導体本体間の界面には機械的応力は
殆んど生ぜず、材料のドーピングの不均一は無く、高度
にドーピングされた材料から低度にドーピングされた材
料へのドーピング原子の拡散は回避される。
本発明の方法の好適例において、８１！縁層は、絶縁層
と研磨停止絶縁層の二重層として形成される。
実際の例において研磨停止層は支持体から離れた絶縁石
の側に存在する。
かかる研磨停止層（特定例においては窒化珪素から成る
）は、科学的エツチング法を使用する場合に特に好まし
い。かかるエツチング法においては、支持体と半導体本
体の組合せ体が化学薬品浴における第１電極として機能
し、第１電極から若干の距離にある第２電橿が浴中の半
導体本体の側に存在する。電極間の電位分布は高度にド
ーピングされたポリシリコンの如き導電性材料の画成さ
れた導電性部分を経て伸びる。電位は、エピタキシャル
層がエツチング中に達するとすぐに不活性化が起る化学
処理に応答する。このことはエツチング浴に溶解しない
二酸珪素がエピタキシャル層に形成されることを意味す
る。窒化珪素の利点はかかる材料が機械的に強靭で化学
的に不活性であることである。
絶縁層で除去される部分は、引掻線が後の工程で設けら
れる位置とされるのが好ましい。
仕上った製品を後の工程で引掻線に沿って切断し、この
ようにして別々の半導体素子が得られる。
溝内の導電性材料は半導体装置の作動には何等の影響を
及ぼさない。
（実施例） 次に図面を参照して本発明を実施例により説明する。
第１図および第２図には、例えばｎ−ドーピングした珪
素支持体１を示す。この支持体上に、酸化珪素の薄い（
約１μｍの厚さ）絶縁層２を熱的に設け、この酸化珪素
層上に窒化珪素から成る薄い（約０．２μｍの厚さ）研
磨停止絶縁層３を設ける。後者はＬＰＧＶＤ　（低圧化
学蒸着）法により行われる。支持体１の表面は、酸化す
る前に嵩減少研磨処理により平滑な面にする。かかる研
磨処理において少くとも１０μｍの材料を除去する。次
いで酸化処理を実施し、上述の如く、５ｉＪ４の層を酸
化物層上に設ける。次いで５ｉＪＬ層に、所要に応じて
、例えば表面を軽く研、磨することにより結合活性化処
理を施す０次いで第３図に示す如く、第２図の本体をエ
ツチング工程で処理して２層２および３に所謂エツチン
グ溝（４，５）を設ける。
図面にはかかる溝を２個例示する。これらの溝は支持体
本体の珪素まで延在する。エツチング溝は後の工程で引
掻線を設ける位置に設けるのが好ましい。
第４図は表面に導電性多結晶珪素６の層を堆積させた第
３図の支持体を示す。層の厚さは層２と３を組合せた厚
さより厚い。
第５図は、表面を、研磨停止Ｎ３まで平らに研磨した状
態を示す。
第６図はｎ−ドーピングした珪素の薄Ｎ８をエピタキシ
ャル成長させたｐ−ドーピングした半導体本体７を示す
。次いで第５図および第６図に示す物体を浄化し、層３
および８を無塵雰囲気中で相互に接触させる（第７図参
照）。この際密着（ｗｒｉｎｇｉｎｇ　ｏｎ）として知
られている自然接着が行われる。光学的に平滑な表面は
、ファン　デルワールス結合またはダイポール結合され
る。この組合せ体を少くとも３５０°Ｃの温度処理する
ことにより、接着作用をさらにに増進させる。支持体１
の下側に電気接点部材９を設ける。
次いで半導体のｐ−ドーピングした部分７を、電気−化
学的処理によりエピタキシャル層までエツチング除去す
る。次で、第７図に示す如く、支持体１および半導体７
の組合せ体を水酸化ナトリウムの水溶液（７Ｎ）の温浴
（Ｔ２８０°Ｃ）に入れ、ある電位に印加する。この電
位を、導電性多結晶珪素６を介してエピタキシャル層８
に通す。この組合せ体は第１電極として機能する。浴中
の第２電極における反対の電位により、ｎ−ドーピング
した材料は不活性化されてエツチング処理が停止する。
第８図の製品はこの方法で得られる。
本発明の範囲内で当業者には変形が可能であって、多く
の他の半導体装置を本発明の方法によって実現すること
ができることは明らかである。上記方法の改変として研
磨停止絶縁層を用いた二重層として絶縁層を形成するこ
とは不可能である。
導電性多結晶珪素は絶縁層の部分にだけ設けられる。
上記例において、絶縁層と研磨絶縁層を支持体上に設け
ることを記載した。或いはまたエピタキシャル成長層上
にこれ等の層を設けることも可能である。
【図面の簡単な説明】
第１図は支持体として使用する半導体本体の断面図、 第２図は表面に電気絶縁性層および研磨−停止絶縁層を
備えた第１図の支持体の断面図、第３図はエツチングに
より２層に溝を設けた支持体の断面図、 第４図は導電性多結晶珪素層を表面に堆積した第３図の
支持体の断面図、 第５図は、多結晶珪素を研磨停止絶縁層まで平坦に研磨
した第４図の支持体の断面図、第６図はｎ−ドーピング
した薄いエピタキシャル成長珪素層を有する第２半導体
本体の断面図、第７図は第５図の支持体と第６図の半導
体本体の組合せ体の断面図、 第８図は本発明により薄い珪素層を形成した第７図の組
合せ体の断面図である。 １・・・ｎ−ドーピングした珪素支持体２・・・酸化珪
素の薄い絶縁層 ３・・・薄い研磨停止絶縁層（又は５ｉ３Ｎａ層）４．
５・・・溝 ６・・・導電性多結晶珪素の層 ７・・・ｐ−ドーピングした半導体本体８・・・ｎ−ド
ーピング珪素の薄層 時 許 出 願 人 工ヌ・ベー・フイ ラプス フルーイランペンファプリケン

Claims (1)

  1. 【特許請求の範囲】 １、珪素層を、ドーピングした単結晶半導体本体の表面
    上にエピタキシャル成長させ、然る後上記半導体本体と
    支持体として使用される第２半導体本体との間に接続を
    確立し、一方２つの本体の表面の少くとも一つの表面に
    先ず絶縁層を設け、本体間に堅固な接続を確立し、然る
    後単結晶半導体本体をエピタキシャル成長した珪素層ま
    で電気化学的にエッチング除去する半導体装置の製造方
    法において、上記本体間の接続を確立する前に絶縁層の
    一部を除去し、然る後絶縁層の厚さより大なる厚さを有
    する導電性物質の層を表面上に堆積し、然る後研磨処理
    を少くとも絶縁層まで行うことを特徴とする半導体装置
    の製造方法。 ２、絶縁層を、絶縁層と研磨停止絶縁層の二重層として
    形成することを特徴とする請求項１記載の半導体装置の
    製造方法。 研磨停止層が窒化珪素から成ることを特徴 とする請求項１記載の半導体装置の製造方法。 絶縁層における除去部分が、後の工程で引 掻線を設ける領域に位置させることを特徴とする請求項
    １、２または３記載の半導体装置の製造方法。
JP1203984A 1988-08-09 1989-08-08 半導体装置の製造方法 Pending JPH0281431A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8801981A NL8801981A (nl) 1988-08-09 1988-08-09 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL8801981 1988-08-09

Publications (1)

Publication Number Publication Date
JPH0281431A true JPH0281431A (ja) 1990-03-22

Family

ID=19852732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1203984A Pending JPH0281431A (ja) 1988-08-09 1989-08-08 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4970175A (ja)
EP (1) EP0357116B1 (ja)
JP (1) JPH0281431A (ja)
KR (1) KR900003968A (ja)
DE (1) DE68920094T2 (ja)
NL (1) NL8801981A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216093A (ja) * 1993-01-18 1994-08-05 Mitsubishi Materials Shilicon Corp 半導体基板の研磨方法とこれを用いた半導体基板の製造方法
US6420269B2 (en) 1996-02-07 2002-07-16 Hitachi Chemical Company, Ltd. Cerium oxide abrasive for polishing insulating films formed on substrate and methods for using the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200808A (en) * 1989-11-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds
USH1137H (en) 1990-11-05 1993-02-02 American Telephone And Telegraph Company Wafer bonding technique for dielectric isolation processing
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5334281A (en) * 1992-04-30 1994-08-02 International Business Machines Corporation Method of forming thin silicon mesas having uniform thickness
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
US5413952A (en) * 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5453396A (en) * 1994-05-31 1995-09-26 Micron Technology, Inc. Sub-micron diffusion area isolation with SI-SEG for a DRAM array
JPH0831791A (ja) * 1994-07-11 1996-02-02 Mitsubishi Electric Corp 半導体層の製造方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
JPH1070187A (ja) * 1996-08-28 1998-03-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6348715B1 (en) 1997-12-15 2002-02-19 Lg Semicon Co., Ltd. SOI (silicon on insulator) device
KR100281109B1 (ko) * 1997-12-15 2001-03-02 김영환 에스오아이(soi)소자및그의제조방법
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7642566B2 (en) * 2006-06-12 2010-01-05 Dsm Solutions, Inc. Scalable process and structure of JFET for small and decreasing line widths
US6294413B1 (en) * 2000-12-27 2001-09-25 Vanguard International Semiconductor Corp. Method for fabricating a SOI (silicon on insulator) device
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US12424584B2 (en) 2020-10-29 2025-09-23 Adeia Semiconductor Bonding Technologies Inc. Direct bonding methods and structures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3850707A (en) * 1964-09-09 1974-11-26 Honeywell Inc Semiconductors
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
JPS58197739A (ja) * 1982-04-23 1983-11-17 Jido Keisoku Gijutsu Kenkiyuukumiai 半導体集積回路用基板の製造方法
JPS58192346A (ja) * 1982-05-06 1983-11-09 Toshiba Corp 半導体装置の製造方法
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
JPS5919350A (ja) * 1982-07-23 1984-01-31 Jido Keisoku Gijutsu Kenkiyuukumiai 集積回路用基板の製造方法
US4501060A (en) * 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
JPS6054452A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP0161740B1 (en) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor substrate
JPS6116544A (ja) * 1984-07-03 1986-01-24 Nec Corp 半導体装置の製造方法
JPH0783050B2 (ja) * 1985-06-21 1995-09-06 株式会社東芝 半導体素子の製造方法
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
US4902641A (en) * 1987-07-31 1990-02-20 Motorola, Inc. Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure
US4851366A (en) * 1987-11-13 1989-07-25 Siliconix Incorporated Method for providing dielectrically isolated circuit
US4820653A (en) * 1988-02-12 1989-04-11 American Telephone And Telegraph Company Technique for fabricating complementary dielectrically isolated wafer
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216093A (ja) * 1993-01-18 1994-08-05 Mitsubishi Materials Shilicon Corp 半導体基板の研磨方法とこれを用いた半導体基板の製造方法
US6420269B2 (en) 1996-02-07 2002-07-16 Hitachi Chemical Company, Ltd. Cerium oxide abrasive for polishing insulating films formed on substrate and methods for using the same

Also Published As

Publication number Publication date
DE68920094D1 (de) 1995-02-02
EP0357116B1 (en) 1994-12-21
US4970175A (en) 1990-11-13
DE68920094T2 (de) 1995-06-29
EP0357116A1 (en) 1990-03-07
NL8801981A (nl) 1990-03-01
KR900003968A (ko) 1990-03-27

Similar Documents

Publication Publication Date Title
JPH0281431A (ja) 半導体装置の製造方法
US7245002B2 (en) Semiconductor substrate having a stepped profile
US5234535A (en) Method of producing a thin silicon-on-insulator layer
KR100249456B1 (ko) 반도체기판의 제조방법
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
EP0666591A2 (en) Direct wafer bonded structure and method
JPH0834174B2 (ja) 半導体装置の製造方法
CN113889432B (zh) 绝缘体上半导体结构的制造方法
JPH11354760A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JPH03165577A (ja) 半導体デバイスとその製造方法
JP2910001B2 (ja) 半導体基材及びその作製方法
JP3496925B2 (ja) 半導体基板とその製造方法
JPH05217893A (ja) 半導体基材の作製方法
CN111834286B (zh) 半导体绝缘衬底、晶体管及其制备方法
CN110429022B (zh) 晶背减薄的方法
JP3160966B2 (ja) Ｓｏｉ基板の製造方法
RU2102817C1 (ru) Способ изготовления полупроводниковых структур
WO2022001779A1 (zh) 绝缘体上半导体结构的制造方法
JPH10125880A (ja) 張り合わせｓｏｉ基板の作製方法
JP3165735B2 (ja) 半導体基板の製造方法
JP5218326B2 (ja) 並列ｐｎ接合構造を有する半導体基板の製造方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
JPH02126650A (ja) 誘電体分離半導体装置の製造方法
JP2778114B2 (ja) 半導体基板の製法