JPH0282648A - Ｃｃｄ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分！ｌ！Ｆ） 本発明は過大入力に対する保護回路を有した固体ｌ層像
装置に関する。

〔発明の概要〕

本発明は過大入力に対する保護回路を有した固体撮像装
置において、その保護回路は第１導電型の半導体基体中
に形成される第２導電型の半導体領域とその第２導電型
の半導体領域中に形成される第１導電型の半導体領域と
を有し、各半導体領域に接続される各端子に対して過大
入力があった場合に、各半導体領域間の接合が順バイア
スとなる時では半導体領域間に順方向に電流が流れ、各
半導体領域間の接合が逆バイアスとなる時では、第１導
電型の半導体領域と半導体基体の間のパンチスルーによ
り電流が流れることにより、確実な内部回路の保護等を
行うものである。

〔従来の技術〕

通常、ＣＣＤ等の固体（層像装置においては、内部回路
の保護を図るため、外部ピンに接続するバンド部と内部
回路の間に保護回路が設けられる。

第７図と第１０図はそれぞれ従来の固体１最像装置の保
護回路を示しており、第７図はｎＭＯＳ　トランジスタ
用の例であり、第１０図はＣＭＯＳトランジスタ用の例
である。

ここで、これらの保護回路について簡単に説明する。ま
ず、ｎＭＯｓトランジスタ用の例では、ｎ型のノリコン
基板７１にｐ型のウェル９■域７２が形成され、そのｐ
型のウェル領域７２にｐ°型のチャンネルストッパー領
域７７と、ｎ９型のソース・ドレイン領域７４．７６が
形成される。ソース・ドレイン領域７４はＰ端子７３に
接続すると共に内部回路に接続される。ソース・ドレイ
ン領域７６はＬ端子７５に接続されると共にチャンネル
ストンバー領域７７に接続され、さらに抵抗素子７９を
介してゲートｌｊ極７８に接続される。

その等価回路図が第８図であり、Ｐ端子７３とＬ端子７
５の間にｎＭＯＳトランジスタ８１が設けられ、そのゲ
ート電極７８は抵抗素子７９を介してＬ端子７５に接続
される。また、基板７Ｉとの間では、等価的にバイポー
ラトランジスタ８２が設けられる。

このｎＭＯｓトランジスタ用の保護回路は、Ｐ端子７３
にＬ端子７５より低い電圧が印加された時、バイポーラ
トランジスタ８２が作動し、Ｌ端子７５゜基板７１へと
電流が流れる。また、Ｐ＠子７３に正のパルス高電圧が
印加された時、ゲート電極７８とソース・ドレイン領域
７４との間の寄生容１８３によって、ゲート電極７８の
電位が上がり、ｎＭＯＳ　トランジスタ８１がオンにな
り、過大入力から内部回路を保護できる。

また、第１０図に示すようにＣＭＯＳトランジスタ用の
保護回路では、ｎ型のシリコン基板ｌＯ１にｐ型のウェ
ル領域１０２が形成され、このｐ型のウェル領域１０２
には、Ｐ端子１０５に接続されるｎ゛型の半導体領域１
０３と、Ｌ端子１０６に接続されるｐ”型の半導体領域
１０４が形成される。シリコン基板１０１の表面には、
さらにＰ゛型の半導体領域１０７が形成され、そのｐ゛
型の半導体領域１０７は内部回路と共にＰ端子１０５に
接続される。第１１図はその等価回路図を示しており、
基ＦｉＩ　０１とＰ端子１０５の間にはダイオード１１
１が設けられ、Ｌ端子１０６をヘース　ｐ、５３Ｂ＋子
１０５をエミソク、基板１０１をコレクタとするバイポ
ーラトランジスタ１１２も設けられる。

この保護回路では、Ｐ端子１０５の電位■、が基板電位
Ｖ　ｓｕｂより高ければ、ｐ゛型の半導体領域１０７と
基板１０１間のダイオード１１１に順方向電流が流れ、
Ｐ端子１０５の電位■、がＬ端子１０６の電位■、より
低ければ、ｎ゛型の半導体領域１０３とｐ型のウェル領
域１０２間が順バイアスされてバイポーラトランジスタ
１１２により電流が流れることになる。

〔発明が解決しようとする課題〕

ところが、上述の保護回路には、それぞれ次のような技
術的な課題がある。

第７図に示したｎＭＯＳ）ランジスク用の回路では、Ｐ
端子７３に高電圧が入力した時に、ｎＭＯＳトランジス
タ８１を作動させるためには容量８３を大きくする必要
がある。このためゲート電極７日をソース・ドレイン領
域７４に対して引き回す必要があり、例えば第９図に示
すように、ゲートとなるポリシリコン層９１がｎ゛型の
半導体領域９２に対してｍｉ状のパターンにされ、結局
、大きな面積を必要とする。また、ＭＯＳ）ランジスタ
８１の作動では、ＭＯＳ）ランジスタである故に、Ｇｍ
を大きく採れない。この改善にも面積を大きくする必要
が生ずる。さらに、パルス性の人力ではなく、定常的な
過大人力に対しては、ゲート電極７日からのリークによ
りＭＯＳ）ランジスタ８１がオフになり、保護回路とし
て機能しなくなる。

また、第１０図に示した保護回路では、共に順方向電流
を用いているために、その電流容量は大きくなる。しか
し、ダイオード１１１とバイポーラトランジスタ１１２
が信号として供給される電圧をそれぞれ制限しているた
め、固体撮像装置を作動させるために供給される信号Ｖ
Ｐ　　（例えばクロック信号）をＶ、＜Ｖ、＜Ｖｓｕｂ
の関係を満足するようにしなければならない。例えば、
３値制御を行う固体撮像装置では、第１２図に示すよう
に、基板電圧Ｖ　ｓｕｂを９■とした時に、破線で示す
ような１５Ｖの信号Ｖ、を与えることができず、信号Ｖ
、は９Ｖに制限されて転送に十分な電圧を供給すること
が困難になる。

そこで、本発明は上述の技術的な課題に鑑み、小さい面
積で十分な過大入力に対する保護機能を発揮し、しかも
装置の作動に必要な信号の自由度を大きくするような固
体撮像装置の提供を目的とする。

【課題を解決するための手段〕

上述の目的を達成するために、本発明の固体撮像装置は
、内部回路を保護するための保護回路を有するものであ
って、その保護回路は、第１導電型の半導体基体と、そ
の半導体基体中に形成され第２の端子が接続される第２
導電型の半導体領域と、その第２導電型の半導体領域中
に設けられ内部回路及び第１の端子が接続される第１導
電型の半導体領域とを有している。上記半導体基体は例
えばシリコン基板であり、第２導電型の半導体領域はそ
のシリコン基板と反対導電型のウェル領域とすることが
できる。第１導電型の半導体領域は、その第２導電型の
半導体領域中に形成され、その第２導電型の半導体領域
とＰＮ接合を形成する。

そして、その保護回路は、上記各半導体領域間の接合が
順バイアスとされる過大入力に対しては、各半導体領域
間に順方向電流が流れ、上記各半導体領域の接合が逆バ
イアスとされる過大入力に対しては、第１導電型の半導
体領域と半導体基体の間のパンチスルーにより電流が流
れることを特徴する。ここで、そのパンチスルーにより
電流が流れ始める電圧を、第２導電型の半導体領域中に
、同導電型の濃度を調製した半導体領域を設けることで
制御するようにしても良い。

また、本発明の固体撮像装置は、上述の各バイアスにお
ける各動作を行う構成に加えて、半導体基体と第２導電
型の半導体領域間の寄生容量を、第２導電型の半導体領
域と第１導電型の半導体領域間の寄生容量よりも大きい
値にすることもできる。

また、さらに本発明の固体撮像装置は、上述の各バイア
スにおける各動作を行う構成に加え、又はさらに各半導
体領域間の容量を大きくさせる構成に加えて、基体主面
に絶縁膜を介して臨み且つ半導体基体苦しくは第２導電
型の半導体領域と電気的に接続する電極層を設けること
もできる。

〔作用］ 本発明の固体撮像装置では、上記各半導体領域間の接合
が逆バイアスになる過大入力に対して、基板と第１導電
型の半導体領域間のパンチスルーにより電流を流して、
内部回路を保護する。従って、第７図に示したｎＭＯ５
）ランジスタのようにゲート電極７８とソース・ドレイ
ン領域７４の間の容量を大きく採る必要もなく、さらに
Ｇｍも大きくなるため、回路のサイズを小さくできる。

また、本発明の固体撮像装置では、第１０図に示した保
護回路のように２つの極性の過大入力の両方が順方向電
流とはならず、逆バイアスになる過大入力でパンチスル
ーが生ずる。このために、そのパンチスルーが生ずる電
圧を制御することで、装置の作動に必要な信号の設定の
自由度が大きくなる。

また、本発明の固体撮像装置において、半導体基体と第
２導電型の半導体領域間の寄生容量を、第２導電型の半
導体領域と第１導電型の半導体領域間の寄生容量よりも
大きい値にした時では、それらの容量による容量分割か
ら、第２の端子の電位は、半導体基体側の電位に追従す
る。その結果、第２の端子に何ら電圧が供給されていな
い場合であっても、第１の端子と半導体基体の間で確実
に動作することになる。すなわち、第１の端子に上記各
半導体領域間の接合が順バイアスとなる場合には、順方
向電流が流れ、逆バイアスとなる場合ではパンチスルー
が生ずる。

さらに、本発明の固体撮像装置において、基体主面に絶
縁膜を介して臨み且つ半導体基体若しくは第２導電型の
半導体領域と電気的に接続する電極層を設けることで、
その電極層が対向する電極の一部となり、半導体基体と
第２導電型の半導体領域間の寄生容量が大きくなる。ま
た、電極層上に形成されるパッシベーション膜等の中の
固定電荷による悪影響を、その電極層によって電気的に
遮断させることも可能となる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本実施例の固体撮像装置は、第１図に示すような保護回
路を有するものであり、縦型オーバーフロー型のＣＣＤ
である。

その要部の保護回路の構造は、第１図に示すように、第
１導電型の半導体基体としてのｎ型のシリコン基板１に
、第２導電型の半導体領域としてのｎ型のウェル領域２
が形成される。そのｎ型のウェル領域２内には、その主
面に臨んで第１導電型の半導体領域であるｎ゛型の半導
体領域３が形成される。従って、それらｎ型のシリコン
基板１とｎ型のウェル領域２の間およびｎ型のウェル領
域２とｎ゛型の半導体領域３との間でそれぞれＰＮ接合
が形成される。このｎ゛型の半導体領域３には、第１の
端子であるＰ端子４が接続される。

このＰ端子４には、所要の装置を作動させるために内部
回路に送られる信号が供給され、例えば３値制御するよ
うな転送電極への転送信号等が供給される。すなわち、
Ｐ端子４とｎ°型の半導体領域３の間のノード８からは
内部回路に信号が供給される。上記ｎ型のウェル領域２
の主面には、ｐ゛型の半導体領域５が形成される。この
Ｐ゛型の半導体領域５には、第２の端子であるし端子６
が接続され、ウェル領域２の取り出し領域として機能す
る。また、上記ｎ型のシリコン基板１の主面には、ｎ型
のウェル領域２以外のところで、取り出しのためのｎ°
型の半導体領域７が形成され、このｎ゛型の半導体領域
７には所要の基板電圧■ｓｕｂが供給される。このよう
に保護回路の近くに取り出し領域を設けることでコレク
タ抵抗を小さ（できる。

本実施例の固体撮像装置では、上記ｎ型のウェル領域２
の内部において、ｎ゛型の半導体領域３とシリコン基板
１との間の領域に、ｎ型の不純物導入領域９が形成され
る。このｎ型の不純物導入領域９は、ｎ型のウェル領域
２のポテンシャルを制御するためのものであり、そのポ
テンシャルの制御からパンチスルーが発生する電圧を決
定させる。従って、パンチスルーが生ずる電圧を所定の
値とするためには、不純物導入領域９の形成のためのイ
オン注入の条件例えば深さ、ａ度等を適宜選択する必要
がある。

第２図は、第１図に・示した保護回路の等価回路を示す
、上述の構造の保護回路は、実質的に１つのｎｐｎ型の
バイポーラトランジスタＩＯと等価となる。すなわち、
Ｐ端子４に接続するｎ゛型の半導体領域３がエミッタ５
　Ｌ端子６に接続するｐ゛型の半導体領域５及びｎ型の
ウェル領域２がヘース、シリコン基板１がコレクタとし
てそれぞれ機能する。なお、エミッターベース間には、
寄生容ｉｔ　Ｃｔ　ｍが形成され、ベース−コレクタ間
には、寄生容ＩＣｇｃが形成される。また、エミッター
ベース間の耐圧はｎ゛型の半導体領域３とｐ°型の半導
体領域５の距離より決定される。

ここで、その保護回路の作動について説明する。

先ず、Ｐ端子４とＬ端子６の間に、Ｐ端子４側が低電位
となるような過大入力電圧が印加された時では、ｎ゛型
の半導体？■域３とｐ型のウェル領域２との間のＰＮ接
合が順バイアスとなり、その接合で順方向電流が流れて
、第２図のバイポーラトランジスタｌＯが作動し、その
過大人力から内部回路を保護できる。この作動状態を、
基板電圧もＬ端子の電圧も接地電圧ＧＮＤである時のＰ
端子への印加電圧■、と電流Ｉ、の関係を示す第４図か
ら説明すると、印加電圧ＶＰが負電圧とされる６１域で
の曲線Ａで表すことができる。例えば、Ｌ端子６に一９
■が印加されている時では、Ｐ端子４に印加される電圧
Ｖ、が一９■よりも小さい時に順バイアスによる順方向
電流が流れることになる。

次に、Ｐ端子４側が高電圧となるような過大入力電圧が
印加された時では、ｎ°型の半導体領域３とｐ型のウェ
ル領域２との間のＰＮ接合が逆バイアスとなる。従って
、そのＰＮ接合では、印加電圧Ｖ、に応して空乏層が成
長する。この時のポテンシャルを第３図を参照しながら
説明すると、バイアスが無い時では、図中００の如きｐ
型のウェル領域２にピークを有するポテンシャルとなる
。

ところが、Ｐ端子４への印加電圧■、が大きくなるにつ
れて、ｎ°型の半導体領域３のポテンシャルが曲線Ｃ＋
、　Ｃｔ、　Ｃ３に順に示すように、ｐ型のウェル領域
２のピークが徐々に基板側の深い方へ移動して行き、同
時にそのピークが低くなって行く。その結果、シリコン
基板１とｎ゛型の半導体領域３の間でパンチスルーが生
し、過大入力に対して内部回路を保護することが行われ
る。第４図では、正の印加電圧■、がＯ〜■１の範囲で
電流値Ｉｐがほぼ零の曲線Ｂ０とされ、上記パンチスル
ーが発生する■０以上で大幅に電流が流れる曲線Ｂ１と
なっている。従って、Ｐ端子４への入力電圧■、がＯ〜
Ｖａｔの範囲では、その入力を過大入力とはせずに内部
回路へ送れることになり、換言すれば内部回路の作動の
ために必要な信号はパンチスルーが発生する■ｐｔ以下
であれば、自由に設定できることになる。

上記パンチスルーが発生する電圧ｖＩ、Ｌは、特に本実
施例の固体撮像装置において、第１図に示した不純物導
入領域９の形成のだめのイオン注入の条件を選択するこ
とで選ぶことができる。例えば、ｐ型の不純物濃度を高
くした時では、第３図のポテンシャルのピークが高くな
ることになり、電圧■２．を高くすることができる。こ
こで、パンチスルーが発生する電圧■１は、通常５■〜
ＩＯＶ程度であり、基板電圧を９■とした時では、１４
〜１９Ｖまでは少なくともパンチスルーが生しない。

従って、電圧Ｖ　ＩＩＬをＩＯＶ程度とすれば、１５Ｖ
程度の高レベルの信号を転送電極へ十分に供給できるこ
とになる。

このように本実施例の固体撮像装置では、ｐ型のウェル
領域２とｎ゛型の半導体領域３の間の接合が順バイアス
とされる時に、順方向電流により過大入力から内部回路
を保護できる。また、その接合が逆バイアスとされる時
では、パンチスルーにより過大入力に対して内部回路を
保護できる。

従って、容量を稼ぐためにｎ゛型の半導体領域３等を引
き回す必要はなく、保護回路自体を小さくすることがで
きる。さらに、パルス入力以外でも十分に作動する。ま
た、逆バイアス時ではパンチスルーにより電流を流すた
め、パンチスルーの発生する電圧Ｖ　ＩＩＬを選ぶこと
で、内部回路の作動に必要な信号も十分に送れることに
なる。また、その電圧■１の設定は、不純物導入領域９
のイオン注入の条件等により選ぶことも可能である。

なお、上述の例では、第１導電型をｎ型とし、第２導電
型をｐ型として説明したが、それぞれ反対導電型であっ
ても良い。

第２の実施例 本実施例は第１の実施例の変形例であり、第５図に示す
ように、寄生ＭＯ３＋−ランジスタの形成防止とベース
−コレクタ間の容ＩＣａｃの確保のために電極層を設け
た例である。

その構造は、第５図に示すように、半導体基体としての
ｎ型のシリコン基板２１に、保護回路を形成するための
第２導電型の半導体領域であるｐ型のウェル領域２２と
ＣＣＤのイメージヤ一部となるｐ型のウェル頌Ｍ’２９
とが形成される。ｐ型のウェル領域２２には、第１の実
施例と同様、保護回路をなすように、Ｐ端子２４に接続
するｎ゛型の半導体領域２３およびＬ端子２６に接続す
るｐ°型の半導体領域２５とが設けられている。そのｎ
゛型の半導体領域２３とｐ型のウェル領域２２でＰＮ接
合が形成される。また、ｎ型のシリコン基板２１はｎ゛
型の半導体領域２７を介して基板電圧Ｖ　ｓｕｂが与え
られる。上記Ｐ端子２４は分岐して内部回路に接続され
る。従って、ｐ型のうエル領域２２とｎ゛型の半導体領
域２３の間の接合が順バイアスとされる過大入力に対し
ては、順方向電流により内部回路を保護できる。また、
その接合が逆バイアスとされる過大入力に対しては、パ
ンチスルーにより内部回路を保護できる。

ｐ型のウェル領域２９には、図示を省略しているがセン
サ一部や電荷転送部が形成され、その主面にはｐ９型の
半導体領域からなるチャンネルストンパー領域２８も形
成される。このチャンネルストッパー領域２８は、当該
ｐ型のウェル領域２９の周辺部に配され、接地電圧ＧＮ
Ｄが供給されてチャンネルの形成を防止する。

そして、このような構造を有する本実施例の固体撮像装
置には、基体主面に図示を省略した絶縁膜を介して臨み
且つシリコン基板２１若しくはｐ型のウェル領域２２，
２９と電気的に接続する電極層３１．３２．３３が設け
られる。これら電極層３１〜３３は、ｐ型のウェル領域
２２．２９上からｎ型のシリコン基板２１の主面上まで
延在される。電極層３１は上記ｐ゛型の半導体領域２５
に接続し、電極層３２は上記ｎ゛型の半導体領域２７に
接続し、電極層３３は上記チャンネルストンパー領域２
８に接続する。このような各電極層３１．３２．３３の
機能は主に２つ挙げられる。

１つは、ｎ型のシリコン基板２１の主面上まで延在させ
て、寄生ｐＭＯ３）ランジスクの形成を防止することで
ある。すなわち、固体撮像装置においては、眉間絶縁膜
やパッシベーション膜等を用いており、これらの絶縁膜
中に固定電荷が存在する。ところが、その固定電荷が基
板表面に多数存在する時では、ｐ型のウェル領域２９と
ｐ型のウェル領域２２の間等でチャンネルが形成されて
しまうことになり、問題が生ずる。そこで、このような
各電極層３１．３２．３３を設けることで、汚染防止の
みならず固定電荷から電気的に遮蔽することも可能とな
る。そして、もう１つの機能は、シリコン基板２１とｐ
型のウェル領域２２の間の寄生容量Ｃｌ１ｃを、ｐ型の
ウェル８Ｎ域２２とｎ゛型の半導体領域２３との間の寄
生界Ｖｉｃｅｓよりも大きい値にすることである。第５
図の断面構造だけでは、空乏層のサイズの比較から寄生
界’！ｋｃｔｍ＞寄生容量ＣＩＣとなるが、このように
シリコン基板２１若しくはｐ型のウェル領域２２と電気
的に接続する電極層３１．３２を設けることにより、寄
生界１　ｃ　ｍ　ｃＯ値が増大することになる。このよ
うに寄生容量ＣＳＣの値が大きくなることで、Ｌ端子２
６が開放され、且つＰ端子２４とシリコン基板２１の間
で過大入力が印加された時でも、Ｌ端子２６の電位はシ
リコン基板２１側の電位になる。

このため、Ｐ端子２４に負電圧が印加された時では、順
方向電流が得られ、Ｐ端子２４にパンチスルーが発生す
る以上の電圧が印加された時では、パンチスルーにより
内部回路が保護されることになる。

なお、上記実施例では、電極層３１〜３３を全て設けて
いるが、いづれか１種乃至２種を設ける構造でも良い。

また、第１導電型をｎ型とし、第２導電型をｐ型として
説明したが、それぞれ反対４電型であっても良い。

第３の実施例 本実施例は、特にレイアウトに特徴を存する固体撮像装
置の例である。

その構造は、第６図に概略的な平面図で示すように、各
Ｐ端子としてのパッド部４６，４７．４８に対して、そ
れぞれ保護回路４３，４４．４５が形成されている。各
保護回路４３〜４５は、例えば第１若しくは第２の実施
例で説明した構造を存する。それら保護回路４３〜４５
にはし端子にかかる配線も行われるが、特に、本実施例
においては、共通の配線パターン４２を用いて配線が行
われ、Ｌ端子にかかるパッド部４１と各保護回路４３〜
４５の間の電気的な接続を図っている。その配線パター
ン４２は、共通に用いるためにチップ上で長い距離！引
き回されて配線される。そのために、基板との間で配線
に付随した寄生容１ｃ、が増大し、その配線パターン４
２は第２図に示したバイポーラトランジスタＩＯのベー
スとして保護回路に接続することから、その容量値が各
保護回路４３〜４５の寄生容Ｉ　Ｃｓ　ｃの値に加わる
ことになる。従って、当該固体撮像装置は、Ｌ端子に電
圧が印加されない場合であっても、Ｐ端子４６〜４８に
負電圧が印加された時では、順方向電流が得られ、Ｐ端
子４６〜４８にパンチスルーが発生する以上の電圧が印
加された時では、パンチスルーにより内部回路が保護さ
れることになる。

なお、上記配線パターン４２は、図示の如く略直線状の
パターンに限定されるものでない。

〔発明の効果〕

本発明の固体撮像装置は、上述のように第１及び第２導
電型の半導体領域間の接合が順バイアスとされる時には
、順方向電流で内部回路が保護され、その接合が逆バイ
アスとされる時には、パンチスルーによって過大入力か
ら内部回路を保護することができる。このため、保護回
路自体を小さくすることができ、パルス入力以外でも十
分に作動する。また、パンチスルーの発生する電圧を設
定できるため、内部回路の作動に必要な信号の自由度も
増大する。

また、半導体基体と第２導電型の半導体領域間の寄生容
量を増大させることにより、第２の端子が開放とされて
いても、確実に内部回路を保護することができ、電極層
を利用することによって、その容量増大の効果が得られ
るのみならず、寄生ＭＯ３）ランジスクの形成を防止す
ることも可能となる。

【図面の簡単な説明】

第１回は本発明の固体撮像装置の一例の要部の概略断面
図、第２図はその等価回路図、第３図はその要部におけ
る電圧を印加した時のポテンシャルの変化を示す図、第
４図はＬ端子及び基板に接地電圧ＧＮＤを印加した時の
Ｐ端子への印加電圧■、と電流Ｉ、の関係を示す図、第
５図は本発明の固体撮像装置の他の一例の要部の概略断
面図、第６図は本発明の固体撮像装置のさらに他の一例
の要部の概略平面図である。 また、第７図は従来の固体撮像装置の一例の要部の概略
断面図、第８図はその従来の一例の要部の等価回路図、
第９図はその従来の一例の要部のレイアウトである。 また、第１０図は従来の固体１Ｍ像装置の他の一例の要
部の概略断面図、第１１図はその従来の一例の要部の等
価回路図、第１２図はその従来の一例を作動させる時の
信号の波形図である。 ３．２３・・・ｎ°型の半導体領域 ４．２４・・・Ｐ端子 ５．２５・・・ｐ゛型の半導体領域 ６２６・・・し端子 ９・・・不純物導入領域 ３１〜３３・・・電極層 Ｃ，、、Ｃ，ｃ、Ｃ，・・・寄生容量 特許出願人　　　ソニー株式会社 代理人弁理士　小池　晃（他２名） １．２１・・・ｎ型のシリコン基板 ２．２２．２９・・・ｐ型のウェル領域Δ−イトげ普１
ニイ糸ろＣＣＤ 算　１　図 等価回？谷 第２図 第３図 第４図 ／Ｌ　リソ 第７図 第８図 第９図 従米例 第１０図 ｎ１ 第１１図 第１２図

Claims (3)

【特許請求の範囲】
1. （１）内部回路を保護するための保護回路を有する固体
   撮像装置において、 その保護回路は、第１導電型の半導体基体と、その半導
   体基体中に形成され第２の端子が接続される第２導電型
   の半導体領域と、その第２導電型の半導体領域中に設け
   られ内部回路及び第１の端子が接続される第１導電型の
   半導体領域とを有してなり、 上記各半導体領域間の接合が順バイアスとされる過大入
   力に対しては、各半導体領域間に順方向電流が流れ、上
   記各半導体領域の接合が逆バイアスとされる過大入力に
   対しては、第１導電型の半導体領域と半導体基体の間の
   パンチスルーにより電流が流れることを特徴する固体撮
   像装置。
2. （２）半導体基体と第２導電型の半導体領域間の寄生容
   量が、第２導電型の半導体領域と第１導電型の半導体領
   域間の寄生容量よりも大きい値であることを特徴とする
   請求項第（１）項記載の固体撮像装置。
3. （３）基体主面に絶縁膜を介して臨み且つ半導体基体若
   しくは第２導電型の半導体領域と電気的に接続する電極
   層が設けられることを特徴とする請求項第（１）項又は
   第（２）項記載の固体撮像装置。