JPH0283606A - リアルタイムシステムの時間補正方式 - Google Patents
リアルタイムシステムの時間補正方式Info
- Publication number
- JPH0283606A JPH0283606A JP63235639A JP23563988A JPH0283606A JP H0283606 A JPH0283606 A JP H0283606A JP 63235639 A JP63235639 A JP 63235639A JP 23563988 A JP23563988 A JP 23563988A JP H0283606 A JPH0283606 A JP H0283606A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- time
- internal clock
- system internal
- basic interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 241000238876 Acari Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、基本インターバル時計からの割込みにより時
刻を生成・更新されるシステム内部時計を備えたリアル
タイｌ、システムの時間補正方式に関する。
刻を生成・更新されるシステム内部時計を備えたリアル
タイｌ、システムの時間補正方式に関する。
Ｂ３発明の概要
本発明は、基本インターバル時計からの割込みにより時
刻を生成・更新されるシステム内部時計を備えたリアル
タイムシステムの時間補正方式において、 システム内部時計に誤差が発生した場合、基本インター
バル時計の分周値を変更することによりシステム内部時
計の時間補正を行うことにより、システム内部時計の精
度を向上させ、システムのスケジュールに対する時間補
正の影響を減らず技術を提供するものである。
刻を生成・更新されるシステム内部時計を備えたリアル
タイムシステムの時間補正方式において、 システム内部時計に誤差が発生した場合、基本インター
バル時計の分周値を変更することによりシステム内部時
計の時間補正を行うことにより、システム内部時計の精
度を向上させ、システムのスケジュールに対する時間補
正の影響を減らず技術を提供するものである。
Ｃ１従来の技術
情報処理システム等を初めとするりアルタイムシステム
においては、刻々に処理される各事項を時間管理するた
め、当然、時計部を備えている。
においては、刻々に処理される各事項を時間管理するた
め、当然、時計部を備えている。
第２図は、リアルタイムシステムの時計部の一例を示す
構成図である。同図に示すように、リアルタイムシステ
ムｌの時計部は、発振器２の出力により時間を刻む基本
インターバル時計３とソフトウェア４の処理に関して時
刻を管理するシステム内部時計５とで構成され、システ
ム内部時計５は基本インターバル時計３からの割込みに
より時刻を生成・更新される。一般に、基本インターバ
ル時計３はカウンタで成り、システム内部時計５はカレ
ンダ時計とも呼ばれる。
構成図である。同図に示すように、リアルタイムシステ
ムｌの時計部は、発振器２の出力により時間を刻む基本
インターバル時計３とソフトウェア４の処理に関して時
刻を管理するシステム内部時計５とで構成され、システ
ム内部時計５は基本インターバル時計３からの割込みに
より時刻を生成・更新される。一般に、基本インターバ
ル時計３はカウンタで成り、システム内部時計５はカレ
ンダ時計とも呼ばれる。
Ｄ９発明が解決しようとする課題
リアルタイムシステムにおいて、前記システム内部時計
５の正確性はきわめて重要な要素であるが、その時刻出
力は前記基本インターバル時計３の割込みによりシステ
ムの内部でンーケンシャルに生成・更新されているので
、システム内部時刻の正確さは基本インターバル時計３
の精度による誤差やシステムのソフトウェア負荷による
影響を絶えず受けている。そして、これらの影響によっ
て生じた時刻の誤差に対する補正機能をシステム内部時
計５が有していないと、システム内部時刻の正確さは一
層低下する。
５の正確性はきわめて重要な要素であるが、その時刻出
力は前記基本インターバル時計３の割込みによりシステ
ムの内部でンーケンシャルに生成・更新されているので
、システム内部時刻の正確さは基本インターバル時計３
の精度による誤差やシステムのソフトウェア負荷による
影響を絶えず受けている。そして、これらの影響によっ
て生じた時刻の誤差に対する補正機能をシステム内部時
計５が有していないと、システム内部時刻の正確さは一
層低下する。
システム内部時計は、システム内部時刻の生成のみなら
ず、システムにおけるタスクのスケジューリングにも用
いられている。従って、システム内部時計の非連続的な
変更は、システムのスケツユ−リングに与える影響が大
きい。
ず、システムにおけるタスクのスケジューリングにも用
いられている。従って、システム内部時計の非連続的な
変更は、システムのスケツユ−リングに与える影響が大
きい。
本発明は、このような課題に鑑みて創案されたもので、
システム内部時計の精度を向上させ、システムのスケジ
ュールに対する時間補正の影響を減らしたリアルタイム
システムの時間補正方式を提供することを目的としてい
る。
システム内部時計の精度を向上させ、システムのスケジ
ュールに対する時間補正の影響を減らしたリアルタイム
システムの時間補正方式を提供することを目的としてい
る。
９９課題を解決するための手段
本発明における上記課題を解決するための手段は、基本
インターバル時計からの割込みにより時刻を生成・更新
されるシステム内部時計を備えたリアルタイムシステム
の時間補正方式において、システム内部時計に誤差が発
生した場合に、基本インターバル時計の分周値を変更す
ることによりシステム内部時計の時間補正を行うリアル
タイムシステムの時間補正方式によるものとする。
インターバル時計からの割込みにより時刻を生成・更新
されるシステム内部時計を備えたリアルタイムシステム
の時間補正方式において、システム内部時計に誤差が発
生した場合に、基本インターバル時計の分周値を変更す
ることによりシステム内部時計の時間補正を行うリアル
タイムシステムの時間補正方式によるものとする。
Ｆ６作用
本発明では、システム内部時計の生成・更新の基準とな
る基本インターバル時計の割込みが、その基本インター
バル時計個有の周波数を分周して割込みを発生させてい
ることに着目し、何らかの原因でシステム内部時計の誤
差が発生した場合、該基本インターバル時計の分周値を
変更することにより、システム内部時計の連続性及びシ
ステムのタスクのスケジューリングに影響を与えずに、
システム内部時計の時間補正を行うことを可能にしてい
る。
る基本インターバル時計の割込みが、その基本インター
バル時計個有の周波数を分周して割込みを発生させてい
ることに着目し、何らかの原因でシステム内部時計の誤
差が発生した場合、該基本インターバル時計の分周値を
変更することにより、システム内部時計の連続性及びシ
ステムのタスクのスケジューリングに影響を与えずに、
システム内部時計の時間補正を行うことを可能にしてい
る。
Ｇ、実施例
以下、図面を参照して、本発明の実施例を詳細に説明す
る。
る。
第１図は、本発明を実施したリアルタイムシステムの時
間補正方式の一例を示すフローチャートである。第１図
において、まずフローの第１段に示す如く、面記ンステ
ム内部時計５の時刻の判定が行われ、フローの第２段で
、時計が正確である場合と正確でない場合に分岐する。
間補正方式の一例を示すフローチャートである。第１図
において、まずフローの第１段に示す如く、面記ンステ
ム内部時計５の時刻の判定が行われ、フローの第２段で
、時計が正確である場合と正確でない場合に分岐する。
システム内部時計５に誤差が発生している場合には、フ
ローの第３段で、その誤差が進みであるか遅れであるか
を判定する。
ローの第３段で、その誤差が進みであるか遅れであるか
を判定する。
フローの第４段では、前記基本インターバル時計３の分
周値を変更することによって、システム内部時計５の時
間補正を行う。前記誤差が進みであった場合は基本イン
ターバル時計３の分周値を基準値よりも大きくし、誤差
が遅れであった場合は基本インターバル時計３の分周値
を基準値よりも小さくする。分周値を大きくすると、一
定時間にシステム内部時計５へ入力される割込み数は少
なくなって時計は遅れ、分周値を小さくすると、一定時
間にシステム内部時計５へ人力される割込み数は多くな
って時計は進む。時間補正は、急激には行わない。基本
インターバル時計３の割込み周期を、該当するハードウ
ェアの最小単位、例えば１分間補正を行うことにより、
緩やかに、かつ充分な補正値を得ることができる。尚、
フローの第２段で時計か正確な場合は、基本インターバ
ル時計３の分周値を基準値と同一にすればよい。
周値を変更することによって、システム内部時計５の時
間補正を行う。前記誤差が進みであった場合は基本イン
ターバル時計３の分周値を基準値よりも大きくし、誤差
が遅れであった場合は基本インターバル時計３の分周値
を基準値よりも小さくする。分周値を大きくすると、一
定時間にシステム内部時計５へ入力される割込み数は少
なくなって時計は遅れ、分周値を小さくすると、一定時
間にシステム内部時計５へ人力される割込み数は多くな
って時計は進む。時間補正は、急激には行わない。基本
インターバル時計３の割込み周期を、該当するハードウ
ェアの最小単位、例えば１分間補正を行うことにより、
緩やかに、かつ充分な補正値を得ることができる。尚、
フローの第２段で時計か正確な場合は、基本インターバ
ル時計３の分周値を基準値と同一にすればよい。
フローの各段がハード又はソフトのいずれでも可能なこ
とは明らかであり、ハードの場合は処理速度が速い利点
とコスト的な不利を有し、逆に、ソフトの場合は処理速
度がやや劣る代わりにコスト的な利点を有する。
とは明らかであり、ハードの場合は処理速度が速い利点
とコスト的な不利を有し、逆に、ソフトの場合は処理速
度がやや劣る代わりにコスト的な利点を有する。
いずれにせよ、本発明の時間補正は、第２図に示した基
本インターバル時計３に対して行われるので、ソフ）・
ウェア４とシステム内部時計５との信号入出力には無関
係で、システムスケジュール等に対する影響はない。
本インターバル時計３に対して行われるので、ソフ）・
ウェア４とシステム内部時計５との信号入出力には無関
係で、システムスケジュール等に対する影響はない。
）−１発明の効果
以上、説明したとおり、本発明によれば、システム内部
時計の精度を向上させ、システムのスケジュールに対す
る時間補正の影響を減らしたリアルタイムシステムの時
間補正方式を提供することができる。
時計の精度を向上させ、システムのスケジュールに対す
る時間補正の影響を減らしたリアルタイムシステムの時
間補正方式を提供することができる。
第１図は本発明の一実施例のフローチャート、第２図は
一般的なリアルタイムシステムの時計部の構成図である
。 １・・・リアルタイムシステム、２・・・発振器、３・
・・基本インターバル時計、４・・・ソフトウェア、５
・・・システム内部時計。 外２名 第１図 本発明の一実施例のフローチャ ト 第２図 リアルタイムシステムの時計部の構成図１リアルタイム
ノステム
一般的なリアルタイムシステムの時計部の構成図である
。 １・・・リアルタイムシステム、２・・・発振器、３・
・・基本インターバル時計、４・・・ソフトウェア、５
・・・システム内部時計。 外２名 第１図 本発明の一実施例のフローチャ ト 第２図 リアルタイムシステムの時計部の構成図１リアルタイム
ノステム
Claims (1)
- （１）基本インターバル時計からの割込みにより時刻を
生成又は更新されるシステム内部時計を備えたリアルタ
イムシステムの時間補正方式において、システム内部時
計に誤差が発生した場合に、基本インターバル時計の分
周値を変更することによりシステム内部時計の時間補正
を行うことを特徴とするリアルタイムシステムの時間補
正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235639A JPH0283606A (ja) | 1988-09-20 | 1988-09-20 | リアルタイムシステムの時間補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235639A JPH0283606A (ja) | 1988-09-20 | 1988-09-20 | リアルタイムシステムの時間補正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283606A true JPH0283606A (ja) | 1990-03-23 |
Family
ID=16989002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235639A Pending JPH0283606A (ja) | 1988-09-20 | 1988-09-20 | リアルタイムシステムの時間補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283606A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328691A (ja) * | 1995-05-29 | 1996-12-13 | Mitsubishi Electric Corp | 遠方監視制御装置における時刻同期装置 |
-
1988
- 1988-09-20 JP JP63235639A patent/JPH0283606A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328691A (ja) * | 1995-05-29 | 1996-12-13 | Mitsubishi Electric Corp | 遠方監視制御装置における時刻同期装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680834A (en) | Just-in-time scheduling for variable camshaft timing | |
| JPH0283606A (ja) | リアルタイムシステムの時間補正方式 | |
| JPS6322276B2 (ja) | ||
| JPH04165716A (ja) | 周波数制御回路 | |
| JPS58206845A (ja) | 電子制御式燃料供給装置 | |
| JPH04301162A (ja) | 機器の制御装置及び方法 | |
| JP2842293B2 (ja) | 実績データ計上日自動設定方式 | |
| JPS62135916A (ja) | パルス列信号処理装置 | |
| JPH07134141A (ja) | 回転速度検出装置 | |
| JPH03204775A (ja) | 論理シミュレーション方法 | |
| JPH10141995A (ja) | エンコーダ信号出力方法 | |
| JPH04137142A (ja) | タイマ制御方式 | |
| JPS6285319A (ja) | 計算機の内部時計補正方式 | |
| JPS6313558Y2 (ja) | ||
| JPS5850031A (ja) | 計算機の時刻補正方式 | |
| JPH0418677A (ja) | デジタル回路のシミュレーション方式 | |
| JPH02141024A (ja) | 車速パルス計数方法 | |
| JPH0322117A (ja) | 金銭登録機における閏年補正方式 | |
| JPS63153911A (ja) | パルス出力装置 | |
| JPH03167920A (ja) | クロック供給回路 | |
| JPH04291654A (ja) | 割り込み制御回路 | |
| JPH04156714A (ja) | 遅延回路 | |
| JPH05335892A (ja) | 信号処理回路 | |
| JPH02154180A (ja) | ノイズレベル補正装置 | |
| JPS63202128A (ja) | カウンタ−制御回路 |