JPH0287528A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に適用して有効な技術
に関するもので、例えば、ベース電極からの拡故によっ
て活性領域にグラフトベースを形成する技術に利用して
有効な技術に関するものである。

［従来の技術］ 超高速バイポーラＬＳＩの高速化、高密度化の要請に伴
い、近年においては、トランジスタ動作に最も重要な活
性領域のみを単結晶基板内に形成し、逆方向動作速度を
順方向動作速度の１／Ｓ程度にしたＳ　Ｉ　ＣＯ５（Ｓ
ｉｄｅｕａｌｌ　　１３ａｓｅ　　ＣｏｎｔａｃｔＳｔ
ｒｕｃｔｕｒｅ）が提案されている。

この５ＩＣＯ８の製造プロセスについては、例えば、昭
和６０年１１月１５日に株式会社培風館から発行された
「超高速バイポーラ・デバイス」初版第２７２頁〜第２
７４頁に記載されている。

この５ｒｃｏｓの製造プロセスの一例の概要を説明すれ
ば次のとおりである。

例えば、半導体基板としてＰ形シリコン基板を用いる場
合には、先ず、該ｐ形シリコン基板の一主面に０＋形埋
込層を形成し、該ｐ形シリコン基板表面にｎ形エピタキ
シャル層及び５ＪＯ２，５１３Ｎ４、Ｓ　ｉ　Ｏ２の３
層絶縁膜を順次形成する。

次に、活性領域（素子領域）となる部分が残るようにエ
ツチングを行ない、残った凸状をなす活性領域の側面に
Ｓｉｎ、膜およびＳｉ、Ｎ、膜を形成し、熱酸化を行な
って不活性領域に厚いフィールド酸化膜を形成する。そ
の後、側面のＳｉ、Ｎ４／Ｓ　ｉ　Ｏ２膜を除去し、ポ
リシリコンを堆積してｐ形不純物として、例えば、ボロ
ンをｌ　Ｘ　Ｉ　Ｏ１′／Ｃ１１１２程度打込みアニー
ルを行なってｐ形ベース氾鳳を低抵抗化すると共に、該
ベース電極からのｐ形不純物の拡散により該ベース電極
にコンタクトする活性領域にグラフトベースを形成する
。そして、ポリシリコン表面を酸化した後、ｐ形不純物
を打込みアニールを行なって真性ベースを形成し、さら
にエミッタ部にｎ形不純物を打込みアニールを行なって
エミッタ領域をｎ形化する。その後、ベース部にコンタ
クＩ・窓を開口して電極を形成する。

［発明が解決しようとする課題］ しかしながら、上記のような５ｒｃｏｓ型の半導体装置
の製造方法には次のような問題点がある。

すなわち、例えば、リニア５ＩＣＯ８におけるノイズを
防止するためにはベース電極を低抵抗化することが必要
であるが、その場合には、ボロンを高濃度（Ｉ　Ｘ　Ｉ
　Ｏ”／■２８度）に打ち込まなければならない。その
結果、その打込みに要する時間が非常に長く、従って、
スループットが極めて悪くなり、量産化しにくいという
問題が生じる。

また、上記のようにベース電極の低抵抗化のため高濃度
にイオンを打ち込んだ場合にはベース電極からの不純物
拡散によって形成されるグラフ１ヘベースの深さが深く
なり、エミッタ・ベース間の耐圧が低下してしまうとい
う問題がある。

一方、エミッタ・ベース間の耐圧の向」二を図らんとす
るときにはベース電極への不純物打込み量は少なくて済
むので、上記に比べてスループットは向上されるが５反
面、ベース電極の抵抗が増してしまう。

なお、ベース電極への不純物の導入を熱拡散により行な
うことも考えられるが、そのようにした場合にはイオン
打込みに比べてスルーブツトは向上されるが、その他の
問題点は解決されない。さらに、この場合には、グラフ
トベースの拡散深さをイオン打込みの場合に比べて精度
良くコンＩ−ロールできないという不都合もある。

本発明は係る問題点に鑑みなされたものであって、ベー
ス電極の抵抗値の適正化、半導体装置の量産化及びエミ
ッタ、ベース間の耐圧向上を同時に図れる半導体装置の
製造方法を提供することを目的としている。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、不明ａＩ書の記述および添附図面から明らか
になるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ベース電極の活性領域とのコンタクト部位及
びその近傍部位以外の部位に不純物を熱拡散により導入
する工程と、前記ベース電極の少なくとも前記活性領域
とのコンタクト部位及びその近傍部位に不純物をイオン
打込みにより導入する工程とを含み、該両工程により、
前記ベース電極の面記活性領域とのコンタクト部位及び
その近傍部位の不純物濃度を前記ベース′市極の前記活
性領域とのコンタクト部位及びその近傍部位以外の部位
の不純物濃度より低濃度となし、前記イオン打込み後の
前記ベース電極からの不純物の固相−固相拡散によって
前記活性領域に前記グラフトベースを形成するようにし
たものである。

［作用］ 上記した手段によれば、ベース′准極の不純物の導入を
、ベース電極の活性領域とのコンタクト部位及びその近
傍部位以外の部位には熱拡Ｉ？Ｉｌを通じて高濃度に、
該ベース電極の少なくとも活性領域とのコンタク１へ部
位及びその近傍部位にはイオン打込みにより低濃度にそ
れぞれ行なうようにしでいるので、ベース電極の抵抗値
を適正に維持したままで、ベース電極からの不純物拡散
によって形成されるクラフトベースを浅くなるように形
成できるという作用により、ベース電極の抵抗値の適正
化と共に、エミッタ、ベース間の耐圧向上を図ることが
可能となる。

また、不純物濃度を高くしなければならない部位の不純
物の導入に比較的に不純物導入速度の速い熱拡散法を用
いているので、全体として不純物の導入時間が短縮化さ
れるという作用によって。

半導体装置の製造ラインにおけるスループッ１〜の向上
が図れることになる。

［実施例］ 以下、本発明に係る半導体装置の製造方法の実施例を図
面を参照しながら説明する。

第１図（Ｆ）は本実施例を適用して得られた所謂５ＩＣ
Ｏ３型の半導体装置を表している。

この５ＩＣＯ５型の半導体装置の製造工程を第１図（Ａ
）〜第１図（Ｅ）を用いて説明すれば次のとおりである
。

例えば、半導体基板としてｐ形シリコン基板を用いる場
合には、先ず、該ｐ形シリコン基板１上に熱酸化ｆムに
よりＳ　ｉ　Ｏ２膜を形成し、このＳｉＯ２膜の適当な
位置に埋込拡散用パターンの穴を開け、このＳｉ○、膜
をマスクとして、例えば、ヒ素等のｎ形不純物を、例え
ば、デポジション法により導入し、部分的にｎ１形埋込
層２を形成する。次に、埋込用マスクとして用いた上記
Ｓｊ。

２膜を除去し、例えば、ＣＶＤ法により基板１表面にｎ
形エピタキシャル層３を成長させる。そして、その表面
に熱酸化法によりＳｉＯ２膜４を、ＣＶＤ法によりＳｉ
、Ｎ４膜５及び５１０２膜６を順次積層する。その後、
上記３層′＃Ａ縁膜６，５゜４を選択的に除去し、残り
の３層絶縁膜をマスクとしてフォトエツチングにより不
活性領域のエピタキシャル層１３を除去する。これによ
り活性領域は、第１図（Ａ）に示されるように、溝によ
って区画され素子分離がなされる。

次いで、表面を熱酸化してからＣＶＤ法によりＳｉ３Ｎ
４膜を再び形成し、平坦部の５ｉＪＮ４１摸をエツチン
グにより除去する。そして、活性領域の側面に露出する
残部のＳｉ、Ｎ、、膜をマスクとして熱酸化を行ない、
不活性領域に厚いフィールド酸化膜（アイソレーション
膜）７を形成する。次いで、活性領域の側面に付着する
Ｓｉ、Ｎ、、膜を除去し、ＣＶＤ法によりポリシリコン
８を堆積した後、例えば、ＣＦ、、等のガスを用いてド
ライエツチングを行ない、第１図（Ｂ）に示されるよう
に、ポリシリコン８表面を平坦にする。このポリシリコ
ン８は将来のベース電極とされる。

そして、以下が本発明の特徴とする工程であるが、先ず
、Ｓｉ、Ｎ４膜９を、例えば、ＣＶＤ法により全面に堆
積し、その後、パターニングを行なって、第１図（Ｃ）
に示されるように、活性領域上部及びポリシリコン８の
活性領域とのコンタクト部位とその近傍部位の上部にの
み該Ｓｉ３Ｎ４膜膜９が残るようにする。次に、ｐ形不
純物を含有する物として１例えば、ＢＳＧ　（ボロンガ
ラス）１５を、例えば、ＣＶＤ法により全面に堆積し、
９ｏｏ’ｃ前後の温度で熱拡散することにより、ボロン
をポリシリコン８の活性領域とのコンタクト部位とその
近傍部位以外の部位、すなわち上記Ｓ１、Ｎ４膜９に被
覆されていない部位に高濃度に導入する。

そして、上記Ｂ５Ｇ１５およびＳｉ３Ｎ、、膜９を除去
した後、第１図ＣＤ）に示されるように、ポリシリコン
８の全面にｐ形不純物として、例えば。

ボロンをＩ　Ｘ　１０”〜５　Ｘ　１０”／ｃｍ２程度
打込み、アニールを行なってポリシリコン９すなわちベ
ース電極の低抵抗化を完了すると共に、熱処理によるベ
ース電極からのボロンの固相−固相拡散により、該ベー
ス電極にコンタクトする活性領域にグラフ１−ベース１
１を形成する。

ここで、この熱拡散及びイオン打込み・アニルにより決
定されるベース電極の活性領域１１とのコンタクト部位
とその近傍部位以外の部位のボロンの濃度は、ベース電
極を低抵抗化するに相応しい値、例えば、ｌＸｌ０”／
σ２程度となっている。また、上記ボロンの打込み量は
従来に比へてかなり小さい値となっている。

その後は従来と同様に、Ｓｉ○２膜６．Ｓｉ、Ｎ、膜５
を順次除去し、ベース電極となるポリシリコン８の表面
を酸化して酸化膜１０を形成し、第１図（Ｅ）に示され
る状態とし、その後は、ｐ形不純物として、例えば、ボ
ロンを打込みアニールを行なって真性ベース１２を形成
し、ＳｉＯ２膜４を除去した後、第１図（Ｆ）に示され
るように、ポリシリコン１３を堆積して、その中にｎ形
不純物として、例えば、ヒ素を打込みアニールを行なっ
てｎ型のエミッタ領域１６を形成し、その後、ポリシリ
コン１３上にアルミニウム電極１４を。

ベース部に開口されたコンタク！・窓にアルミニウム電
極１５をそれぞれ形成し、本実施例による５ｒｃｏｓ型
半導体装置が形成される。

その結果、上記実施例の半導体装置の製造方法によれば
次のような効果を得ることができる。

すなわち、ベース電極となるポリシリコン８へのボロン
の導入を、ベース電極の活性領域とのコンタク１一部位
及びその近傍部位以外の部位にはデポジション及びイオ
ン打込みにより、該ベース電極の活性領域とのコンタク
１一部位及びその近傍部位にはイオン打込みのみにより
それぞれ行なうようにし、ベース電極の活性領域とのコ
ンタクト部位及びその近傍部位の不純物濃度が中濃度に
、ベース電極のそれ以外の領域の不純物濃度が高濃度に
それぞれなるようにしているので、ベース電１ｍの抵抗
値を従来と同様に適正に保つことが可能であり、しかも
ボロンの打込み量を従来より少なくできるという作用に
より、その打込み時間が従来の１／２〜１／１０になっ
て半導体装置の量産化が図れるようになると共に、ベー
ス′Ｍ極となるポリシリコン８から活性領域へのボロン
の拡散が浅くなるという作用により、グラフ１ヘベース
１１の濃度を従来に比べて低くでき、エミ・ツタ、ベー
ス間の耐圧向上を同時に図ることが可能となる。

以上本発明各によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例においては、ボロンをベース電極の
活性領域とのコンタクト部位及びその近傍部位以外の部
位に熱拡散した後に、ボロンをベース電極全体に打ち込
むようにしているが、その順序を逆にして５ボロンをベ
ース電極となるポリシリコン８全体に打ち込んだ後に、
それ以外の部位にボロンを熱拡散するようにしても良い
。なお、熱拡散の方法に制限はない。

また、上記実施例においては、ベース電極となるポリシ
リコン８へのボロンの打込みを、ベース電極となるポリ
シリコン８全体に対して行なう、ようにしているが、ベ
ース電極の活性領域とのコンタク１一部位及びその近傍
部位のみに行なうようにしても良く、要は、ベース電極
の活性領域とのコンタクト部位及びその近傍部位へのボ
ロンの打込み量をベース電極の活性領域とのコンタクト
部位及びその近傍部位以外のボロン導入量より小さくし
、その打込み量を従来より少なくできれば良い。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ベース電極の活性領域とのコンタクト部位及
びその近傍部位以外の部位に不純物を熱拡散によって導
入する工程と、前記ベース電極の少なくとも前記活性領
域とのコンタクト部位及びその近傍部位に、不純物をイ
オン打込みによって心入する工程とを含み、該両工程に
より、＠記ベース電極の前記活性領域とのコンタクト部
位及びその近傍部位の不純物濃度を前記ベース電極の面
記活性領域とのコンタクト部位及びその近傍部位以外の
部位の不純物感度より低濃度となし、前記イオン打込み
後の前記ベース電極からの不純物の固相−固相拡散によ
って前記活性領域に前記グラフトベースを形成するよう
にしたので、ベース電極の抵抗値の適正化が図れ、不純
物のイオン打込み量を少なくできる結果、半導体装置の
量産化が図れるようになる３さらに、電極から活性領域
への不純物の拡散が浅くなり、その結果、グラフトベー
スの濃度を低くでき、エミッタ、ベース間の耐圧向上を
図ることが可能となる。

【図面の簡単な説明】

第１図（Ａ）〜第１図（Ｆ）は本発明に係る半導体装置
の製造方法の実施例の各工程図である。

Claims (1)

1. 【特許請求の範囲】 １、不純物を導入することによりベース電極を低抵抗化
   すると共に、前記ベース電極からの該不純物の拡散によ
   り前記ベース電極にコンタクトする活性領域にグラフト
   ベースを形成するにあたり、前記ベース電極の前記活性
   領域とのコンタクト部位及びその近傍部位以外の部位に
   不純物を熱拡散により導入する工程と、前記ベース電極
   の少なくとも前記活性領域とのコンタクト部位及びその
   近傍部位に不純物をイオン打込みにより導入する工程と
   を含み、該両工程により、前記ベース電極の前記活性領
   域とのコンタクト部位及びその近傍部位の不純物濃度を
   前記ベース電極の前記活性領域とのコンタクト部位及び
   その近傍部位以外の部位の不純物濃度より低濃度となし
   、前記イオン打ち込み後の前記ベース電極からの不純物
   の固相−固相拡散によって前記活性領域に前記グラフト
   ベースを形成するようにしたことを特徴とする半導体装
   置の製造方法。 ２、前記不純物をベース電極の活性領域とのコンタクト
   部位及びその近傍部位以外の部位に熱拡散した後に、さ
   らに前記不純物を前記ベース電極の少なくとも前記活性
   領域とのコンタクト部位及びその近傍部位にイオン打込
   みするようにしたことを特徴とする請求項１記載の半導
   体装置の製造方法。 ３、前記不純物のベース電極へのイオン打込みは、前記
   ベース電極全体に対して行なわれることを特徴とする請
   求項１または請求項２記載の半導体装置の製造方法。