JPH0287594A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JPH0287594A JPH0287594A JP63239959A JP23995988A JPH0287594A JP H0287594 A JPH0287594 A JP H0287594A JP 63239959 A JP63239959 A JP 63239959A JP 23995988 A JP23995988 A JP 23995988A JP H0287594 A JPH0287594 A JP H0287594A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- lead
- leads
- clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は混成集積回路装置の製造方法に関し、さらに詳
しくは混成集積回路基板への外部接続用リードの半田付
は法に特別の改善を含む同回路装置の製造方法に関する
。
しくは混成集積回路基板への外部接続用リードの半田付
は法に特別の改善を含む同回路装置の製造方法に関する
。
[従来の技術]
従来の混成集積回路装置の一般的製造方法を工程順に示
せば第6a〜6r図の如くであり下記の工程■〜■から
成っている。
せば第6a〜6r図の如くであり下記の工程■〜■から
成っている。
■ アルミナ基板1の一方または両方の主面にスクリー
ン印刷によりAg−Pd等の導体材料ペーストを塗布し
焼き付は処理して厚膜配線導体2および部品ランド3を
形成し、該アルミナ基板の少なくとも一方の縁辺部にそ
れぞれ前記厚膜配線導体に接続するように複数の外部接
続用リードのリードランド4を前記と同様に形成した後
、前記厚膜配線導体に接続するようにスクリーン印刷に
よりRu O2等の抵抗材料ペーストを塗布し焼き付は
処理して厚膜抵抗体5を形成する(第6a図)。
ン印刷によりAg−Pd等の導体材料ペーストを塗布し
焼き付は処理して厚膜配線導体2および部品ランド3を
形成し、該アルミナ基板の少なくとも一方の縁辺部にそ
れぞれ前記厚膜配線導体に接続するように複数の外部接
続用リードのリードランド4を前記と同様に形成した後
、前記厚膜配線導体に接続するようにスクリーン印刷に
よりRu O2等の抵抗材料ペーストを塗布し焼き付は
処理して厚膜抵抗体5を形成する(第6a図)。
■ こうして得られた厚膜回路基板主面上の前記部品ラ
ンド3およびリードランド4を除外した部分にスクリー
ン印刷により保護ガラスを印刷し焼き付は処理して保護
ガラス層6を形成する(第6b図)。
ンド3およびリードランド4を除外した部分にスクリー
ン印刷により保護ガラスを印刷し焼き付は処理して保護
ガラス層6を形成する(第6b図)。
■ 上記により得られた厚膜回路基板の前記部品ランド
3上に半田ペーストを印刷した後、チップ状電子部品7
,8.9等を搭載し、リフロー半田付は炉で熱処理して
部品ランドにこれらの電子部品を半田付け(S)により
導電固着する(第6cオ)。
3上に半田ペーストを印刷した後、チップ状電子部品7
,8.9等を搭載し、リフロー半田付は炉で熱処理して
部品ランドにこれらの電子部品を半田付け(S)により
導電固着する(第6cオ)。
■ 上記の電子部品を実装した厚膜回路基板上に形成し
たそれぞれの厚膜抵抗体5にレーザートリミング装置に
より切り溝10を形成して抵抗値の調整を行う(第6d
図)。
たそれぞれの厚膜抵抗体5にレーザートリミング装置に
より切り溝10を形成して抵抗値の調整を行う(第6d
図)。
■ 上記により得られた混成集積回路基板上に設けられ
ている前記複数のリードランドにそれぞれ外部接続用リ
ード11のクリップ部11aを嵌合させる(第6c図)
。
ている前記複数のリードランドにそれぞれ外部接続用リ
ード11のクリップ部11aを嵌合させる(第6c図)
。
■ これらのリード嵌合部が半田12中に没するように
回路基板を半田中に浸漬して、各リードランドに前記リ
ードのクリップ部11aを半田付けする(第6r図)。
回路基板を半田中に浸漬して、各リードランドに前記リ
ードのクリップ部11aを半田付けする(第6r図)。
■ 上記により得られた混成集積回路基板を、前記外部
接続用リード11のリード部11bとタイバ一部lie
の部分を除いて、他の全部分をエポキシ樹脂あるいはフ
ェノール樹脂等の耐湿性を有する絶縁塗料にデイツプし
た後、熱処理により該絶縁性樹脂塗料を硬化させて保護
被膜を形成する。
接続用リード11のリード部11bとタイバ一部lie
の部分を除いて、他の全部分をエポキシ樹脂あるいはフ
ェノール樹脂等の耐湿性を有する絶縁塗料にデイツプし
た後、熱処理により該絶縁性樹脂塗料を硬化させて保護
被膜を形成する。
■ 上記により保護被膜を形成した混成集積回路の一部
を成している複数の外部接続用リードから、それらを連
結しているタイバ一部lieを切り離して混成集積回路
装置を得る。
を成している複数の外部接続用リードから、それらを連
結しているタイバ一部lieを切り離して混成集積回路
装置を得る。
し発明が解決しようとする課題]
しかしながら、上記従来の製造方法により混成集積回路
装置をつくる場合には、第4a図および第4b図に示す
ように、混成集積回路基板Cの縁辺部に設けたリードラ
ンドにクリップリード(外部接続用リード)bを半田付
けする工程において、リードランドに嵌合させたクリッ
プリードの嵌合部が半田aの液面下に没するようにする
ため回路基板の縁辺部を半田中に半田液面よりある寸法
dだけ浸漬させる必要がある。このため回路基板縁辺部
はリードランドでない部分eも半11’Jの液面下に沈
められることになるので、このeの部分は当然電子部品
等を搭載できないデッドスペースとなる。そればかりで
なく、前記クリップ嵌合部の近くに電子部品が実装され
ている場合は、7Is子部品の半田付は部分か溶融半田
の液面に極めて接近することになるため、その半田付は
部分か再加熱され、その部分の半田が溶融して電子部品
が落下してしまうということが起こり得た。したがって
、従来の方法による場合は、第5図に示すように、たと
えば電子部品gの搭載はその半田付は部分が回路基板C
上のデッドスペースeの部分にかからないように搭載し
なければならないばかりてなく、電子部品の半田付は部
分はデッドスペースの境界線(すなわち半田の液面が回
路基板Cの面に接してつ(る線)hにあまり接近しない
ような位置に搭載しなければならなかった。
装置をつくる場合には、第4a図および第4b図に示す
ように、混成集積回路基板Cの縁辺部に設けたリードラ
ンドにクリップリード(外部接続用リード)bを半田付
けする工程において、リードランドに嵌合させたクリッ
プリードの嵌合部が半田aの液面下に没するようにする
ため回路基板の縁辺部を半田中に半田液面よりある寸法
dだけ浸漬させる必要がある。このため回路基板縁辺部
はリードランドでない部分eも半11’Jの液面下に沈
められることになるので、このeの部分は当然電子部品
等を搭載できないデッドスペースとなる。そればかりで
なく、前記クリップ嵌合部の近くに電子部品が実装され
ている場合は、7Is子部品の半田付は部分か溶融半田
の液面に極めて接近することになるため、その半田付は
部分か再加熱され、その部分の半田が溶融して電子部品
が落下してしまうということが起こり得た。したがって
、従来の方法による場合は、第5図に示すように、たと
えば電子部品gの搭載はその半田付は部分が回路基板C
上のデッドスペースeの部分にかからないように搭載し
なければならないばかりてなく、電子部品の半田付は部
分はデッドスペースの境界線(すなわち半田の液面が回
路基板Cの面に接してつ(る線)hにあまり接近しない
ような位置に搭載しなければならなかった。
何故なら、半田の熱で再加熱されてその部分の半田が溶
融して半田付けの一部または全部が部品ランドから離れ
てしまう恐れがあるからである。
融して半田付けの一部または全部が部品ランドから離れ
てしまう恐れがあるからである。
したがって従来法による場合は、第5図に例示するよう
に、たとえば電子部品gを、デッドスペースの境界線り
からある程度離れた位置に搭載しなければならなかった
。すなわち、第5図にeで示すデッドスペースとなる部
分およびこれに極く近い部分には電子部品を実装するこ
とはできなかった。したがって、特に高密度実装を必要
とする場合などには、電子部品を実装した回路基板に作
業者が半田鏝を用いて前記複数の外部接続用リードをそ
れぞれ手作業により別の工程で半田付けしなければなら
ず、生産性が著しく低かった。
に、たとえば電子部品gを、デッドスペースの境界線り
からある程度離れた位置に搭載しなければならなかった
。すなわち、第5図にeで示すデッドスペースとなる部
分およびこれに極く近い部分には電子部品を実装するこ
とはできなかった。したがって、特に高密度実装を必要
とする場合などには、電子部品を実装した回路基板に作
業者が半田鏝を用いて前記複数の外部接続用リードをそ
れぞれ手作業により別の工程で半田付けしなければなら
ず、生産性が著しく低かった。
本発明の目的は、上記従来の問題点を解決して、従来は
デッドスペースとならざるを得なかった部分にまで電子
部品を実装できるばかりでなく、リードランドの近傍や
半田の液面に近い部分に実装された電子部品を落下させ
ることなく、効率良く、外部接続用リードを回路基板に
半田付けすることが可能な混成集積回路装置の製造方法
を提供することにある。
デッドスペースとならざるを得なかった部分にまで電子
部品を実装できるばかりでなく、リードランドの近傍や
半田の液面に近い部分に実装された電子部品を落下させ
ることなく、効率良く、外部接続用リードを回路基板に
半田付けすることが可能な混成集積回路装置の製造方法
を提供することにある。
[課題を解決するための手段]
回路基板の少なくとも一方の縁辺部に通常設けられるリ
ードランドに外部接続用リードを半田付けするに際し、
半田付は作業時において回路基板の外部接続用リードの
クリップ嵌合部に隣接する水平方向の延長部分となるク
リップ嵌合部でない縁辺部(すなわち第1図、第2図お
よび第3図等のeで示す部分)を、特殊の材質と構造を
持つカバー(被覆用治具)fで覆ってこの部分か直接溶
融半田に接触しないようにすると共に、表面張力の作用
による該カバーの使用効果によって溶融半田の熱が回路
基板上の搭載部品の半田付は部分に伝達されにくくなる
ように工夫し、これによって、前述の課題を解決するこ
とができた。上記eの部分は、従来の方法では、電子部
品を搭載できないデッドスペースとなっていたが、本発
明の方法に基づきカバーの形状および構造を工夫して実
装電子部品を保護すれば、このeの部分に電子部品が搭
載されていても流れ作業工程で外部接続用リードの半田
付けができるという利益も加わることになる。
ードランドに外部接続用リードを半田付けするに際し、
半田付は作業時において回路基板の外部接続用リードの
クリップ嵌合部に隣接する水平方向の延長部分となるク
リップ嵌合部でない縁辺部(すなわち第1図、第2図お
よび第3図等のeで示す部分)を、特殊の材質と構造を
持つカバー(被覆用治具)fで覆ってこの部分か直接溶
融半田に接触しないようにすると共に、表面張力の作用
による該カバーの使用効果によって溶融半田の熱が回路
基板上の搭載部品の半田付は部分に伝達されにくくなる
ように工夫し、これによって、前述の課題を解決するこ
とができた。上記eの部分は、従来の方法では、電子部
品を搭載できないデッドスペースとなっていたが、本発
明の方法に基づきカバーの形状および構造を工夫して実
装電子部品を保護すれば、このeの部分に電子部品が搭
載されていても流れ作業工程で外部接続用リードの半田
付けができるという利益も加わることになる。
上に述べた本発明の方法は、次のように要約することが
できる。
できる。
回路基板の少なくとも一方の縁辺部に設けられているリ
ードランドに、外部接続用リードのクリップ部を嵌合さ
せた後、該クリップ嵌合部が充分に半田中に没する位置
まで回路基板を半田中に浸漬して前記リードの回路基板
への半田付けを行なう工程を含む混成集積回路装置の製
造方法において、半田付は作業時に回路基板の前記クリ
ップ嵌合部の隣接水平方向延長部分となるクリップ嵌合
部でない前記延長部分または少なくとも前記延長部分を
含むより広い部分を、少なくとも外周面が半田に濡れに
くい耐半田性の材料で構成されている断面が略コ字型の
被覆用治具で覆って回路基板の縁辺部を半田槽内に浸漬
することによって回路基板上に設けたリードランドに外
部接続用り−ドを半田付けすることを特徴とする混成集
積回路の製造方法。
ードランドに、外部接続用リードのクリップ部を嵌合さ
せた後、該クリップ嵌合部が充分に半田中に没する位置
まで回路基板を半田中に浸漬して前記リードの回路基板
への半田付けを行なう工程を含む混成集積回路装置の製
造方法において、半田付は作業時に回路基板の前記クリ
ップ嵌合部の隣接水平方向延長部分となるクリップ嵌合
部でない前記延長部分または少なくとも前記延長部分を
含むより広い部分を、少なくとも外周面が半田に濡れに
くい耐半田性の材料で構成されている断面が略コ字型の
被覆用治具で覆って回路基板の縁辺部を半田槽内に浸漬
することによって回路基板上に設けたリードランドに外
部接続用り−ドを半田付けすることを特徴とする混成集
積回路の製造方法。
本発明の方法に使用する被覆用治具をつくるだめの半田
に濡れにくい耐半田性の材料としては、エポキシ−ガラ
スファイバー、ベークライト等の耐熱性樹脂などを用い
ることができる。また、アルミニウム、ステンレス等の
比較的半田に濡れに。
に濡れにくい耐半田性の材料としては、エポキシ−ガラ
スファイバー、ベークライト等の耐熱性樹脂などを用い
ることができる。また、アルミニウム、ステンレス等の
比較的半田に濡れに。
くい金属を用いることや、金属の外周面に誘電体ガラス
ペーストを塗布し、焼き付は処理して半田レジスト層を
形成し、半田に濡れにくくすることもできる。
ペーストを塗布し、焼き付は処理して半田レジスト層を
形成し、半田に濡れにくくすることもできる。
被覆用治具として用いる断面が略コ字型の構造体として
は、回路基板の縁辺部に取り付は取りはずし容易に嵌合
可能な断面が略コ字型のものであれば何でもよいが、フ
ロー(噴流)半田槽に浸漬した際に半田のはじきを良く
するために、第7図(ロ)および(ハ)などに示すよう
に、半田の噴流を側面方向に導く鍔部を設けると、より
効果的である。
は、回路基板の縁辺部に取り付は取りはずし容易に嵌合
可能な断面が略コ字型のものであれば何でもよいが、フ
ロー(噴流)半田槽に浸漬した際に半田のはじきを良く
するために、第7図(ロ)および(ハ)などに示すよう
に、半田の噴流を側面方向に導く鍔部を設けると、より
効果的である。
本発明の実施に好都合に使用できる被覆用治具の幾つか
の例を第7図(イ)〜(ト)に示した。
の例を第7図(イ)〜(ト)に示した。
被覆用治具は回路基板の縁辺部に容易に取り付けること
ができ、しかも作業中安定に保持されているよう、弾性
材料でできていることが好ましい。
ができ、しかも作業中安定に保持されているよう、弾性
材料でできていることが好ましい。
この目的に好都合に使用できる弾性体としては、回路基
板の縁辺部に嵌合可能な弾性を有する耐半田性のもので
あれば何でもよいが、上に挙げた樹脂や金属を単独で使
用できるほか、回路基板と接触する部分にシリコーンゴ
ムを配して基板との密着性を向上させることも可能であ
り好ましい。
板の縁辺部に嵌合可能な弾性を有する耐半田性のもので
あれば何でもよいが、上に挙げた樹脂や金属を単独で使
用できるほか、回路基板と接触する部分にシリコーンゴ
ムを配して基板との密着性を向上させることも可能であ
り好ましい。
[作 用コ
本発明に従って混成集積回路基板縁辺部に設けたリード
ランドに外部接続用リードを半田付けする場合は、基板
縁辺部のリードランドでない部分を、少なくとも外表面
が半田に濡れにくい耐半田性の材料でつくった略コ字型
の被覆用治具で覆って半田付けを行なうので、従来はデ
ッドラインとなっていたこの被覆されている部分にも、
搭載電子部品またはその半田付は部分が存在していても
一向に差しつかえない。溶融半田との接触は起らす、半
田の熱も被覆用治具でさえぎられるので半日付は部分が
再溶融して部品が脱落するようなことは起らないからで
ある。治具の少なくとも外表面は半田に濡れにくい材料
でつくられているので、半田の表面張力によって半田が
治具の外表面からはじかれ、特に鍔部のある場合には、
半田の液面はたとえば第4a図に示すような形となり、
半田の持つ熱は基板上に搭載された電子部品に伝わりに
くくなるので好ましい。したがって、たとえば第4b図
に示すように、電子部品gの搭載可能の範囲が極めて縁
辺部に近い位置まで広がり、実装密度を高めることがで
きる。
ランドに外部接続用リードを半田付けする場合は、基板
縁辺部のリードランドでない部分を、少なくとも外表面
が半田に濡れにくい耐半田性の材料でつくった略コ字型
の被覆用治具で覆って半田付けを行なうので、従来はデ
ッドラインとなっていたこの被覆されている部分にも、
搭載電子部品またはその半田付は部分が存在していても
一向に差しつかえない。溶融半田との接触は起らす、半
田の熱も被覆用治具でさえぎられるので半日付は部分が
再溶融して部品が脱落するようなことは起らないからで
ある。治具の少なくとも外表面は半田に濡れにくい材料
でつくられているので、半田の表面張力によって半田が
治具の外表面からはじかれ、特に鍔部のある場合には、
半田の液面はたとえば第4a図に示すような形となり、
半田の持つ熱は基板上に搭載された電子部品に伝わりに
くくなるので好ましい。したがって、たとえば第4b図
に示すように、電子部品gの搭載可能の範囲が極めて縁
辺部に近い位置まで広がり、実装密度を高めることがで
きる。
実施例
■ 第6a図に示すようなアルミナ基板1の表面にスク
リーン印刷によりAg−Pdペーストを塗布し、150
℃で10分間乾燥した後850℃で10分間焼き付は処
理して厚膜配線導体5、部品ランド3、およびリードラ
ンド4を形成し、さらに前記厚膜配線導体に接続するよ
うにスクリーン印刷によりRu O2系抵抗ペーストを
塗布し、150°Cで10分間乾燥した後850℃で1
0分間焼き付は処理して厚膜抵抗体5を形成した。
リーン印刷によりAg−Pdペーストを塗布し、150
℃で10分間乾燥した後850℃で10分間焼き付は処
理して厚膜配線導体5、部品ランド3、およびリードラ
ンド4を形成し、さらに前記厚膜配線導体に接続するよ
うにスクリーン印刷によりRu O2系抵抗ペーストを
塗布し、150°Cで10分間乾燥した後850℃で1
0分間焼き付は処理して厚膜抵抗体5を形成した。
■ こうして得られた厚膜回路基板の表面の部品ランド
3およびリードランド4以外の部分にスクリーン印刷に
より保護ガラスを印刷し、150℃で10分間乾燥した
後530℃で2分間焼き付は処理して保護ガラス層6を
形成した。
3およびリードランド4以外の部分にスクリーン印刷に
より保護ガラスを印刷し、150℃で10分間乾燥した
後530℃で2分間焼き付は処理して保護ガラス層6を
形成した。
■ 上記で得られた厚膜回路基板の前記部品ランド3上
に半田ペーストを印刷した後、モールド型半導体7、チ
ップコンデンサ8、トランジスタ9などのチップ状電子
部品を搭載し、リフロー半田付は炉で230℃で熱処理
して前記部品ランド3に電子部品7,8.9などを半田
付けした。
に半田ペーストを印刷した後、モールド型半導体7、チ
ップコンデンサ8、トランジスタ9などのチップ状電子
部品を搭載し、リフロー半田付は炉で230℃で熱処理
して前記部品ランド3に電子部品7,8.9などを半田
付けした。
■ 上記電子部品を実装した厚膜回路基板の前記それぞ
れの厚膜抵抗体5について、レーザートリミング装置に
より抵抗値の調整を行った。
れの厚膜抵抗体5について、レーザートリミング装置に
より抵抗値の調整を行った。
■ 上記で得られた混成集積回路基板上の複数のリード
ランド4にそれぞれ外部接続用リードのクリップ部を嵌
合させた。
ランド4にそれぞれ外部接続用リードのクリップ部を嵌
合させた。
■ 上記混成集積回路基板の外部接続用リードのクリッ
プ部が嵌合された縁辺部の前記リード嵌合部以外の部分
に、エポキシ−ガラスファイバーを断面か略コ字型に加
工してなる治具を嵌合させた状態で、前記回路基板の縁
辺部を235°Cのフロー(噴流)半田槽内に浸漬して
回路基板のリードランドに外部接続用リードを半田付け
した。
プ部が嵌合された縁辺部の前記リード嵌合部以外の部分
に、エポキシ−ガラスファイバーを断面か略コ字型に加
工してなる治具を嵌合させた状態で、前記回路基板の縁
辺部を235°Cのフロー(噴流)半田槽内に浸漬して
回路基板のリードランドに外部接続用リードを半田付け
した。
■ 上記混成集積回路基板の縁辺部より、前記治具を取
り外した。
り外した。
上記の半田付けにおいては、被覆用治具を使用しなけれ
ば半田への浸漬時に電子部品が半田液面と接する筈の位
置にも電子部品が搭載されていたが、電子部品の半田付
は部分の再溶融による離脱などの不都合は全く起らず、
外部接続用リードのリードランドへの接続は極めて良好
に行なうことができた。
ば半田への浸漬時に電子部品が半田液面と接する筈の位
置にも電子部品が搭載されていたが、電子部品の半田付
は部分の再溶融による離脱などの不都合は全く起らず、
外部接続用リードのリードランドへの接続は極めて良好
に行なうことができた。
[発明の効果コ
本発明によれば、混成集積回路基板の縁辺部に外部接続
用リードのクリップ部を嵌合させ、該縁辺部を半田槽に
浸漬して前記リードを回路基板のリードランドに半田付
けする際に、前記リード嵌合部の周辺に実装された電子
部品の半田付は部分の温度上昇が防がれるので、実装部
品を落下させることなく外部接続用リードを効率よく半
田付けすることが可能となる。
用リードのクリップ部を嵌合させ、該縁辺部を半田槽に
浸漬して前記リードを回路基板のリードランドに半田付
けする際に、前記リード嵌合部の周辺に実装された電子
部品の半田付は部分の温度上昇が防がれるので、実装部
品を落下させることなく外部接続用リードを効率よく半
田付けすることが可能となる。
また、従来はデッドスペースとなっていた部分に電子部
品が搭載されていても、その部品を保護するための被覆
用治具を取り付けることによって、リードランドへの外
部接続用リードの半田付けを流れ作業で支障なく行なう
ことかできるので、作業効率を低下させることなく実装
密度を高めることができる。
品が搭載されていても、その部品を保護するための被覆
用治具を取り付けることによって、リードランドへの外
部接続用リードの半田付けを流れ作業で支障なく行なう
ことかできるので、作業効率を低下させることなく実装
密度を高めることができる。
第1図および第2図は、本発明に従って、混成集積回路
基、板縁辺部のリードランド以外の部分を被コ用治具で
覆って、前記縁辺部を半田中に浸漬I−で外部接続用リ
ードをリードランドに接続する場合の基板と半田との接
触の状態を示す概念図である。 第3図は回路基板の縁辺部に被覆用治具をつけて該縁辺
部を半田中に浸漬した状態を立体的に示す斜視図である
。 第4a図は電子部品を搭載した回路基板の一方の縁辺部
のリードランド以外の部分を鍔つきの治具で覆って回路
基板を半田中に浸漬した状態を示す側面図である。 第4b図は第4a図の場合についての正面図である。 第5図は従来の方法に従って、回路基板の縁辺部を治具
で覆うことなく基板を半田中に浸漬した状態を示す正面
図である。 第6a図〜第6r図は、典型的な従来の混成集積回路装
置の製造方法を工程順に示したものである。 第7図は本発明の実施に好都合に使用できる被覆用治具
の数例についての斜視図である。 図中の記号は次のものをそれぞれ表わす。 a・・・半 1) b・・・クリップリードC
・・・回路基板 d・・・半田浸漬寸法e・・
・デッドスペース f・・・被覆用治具g・・・電子
部品 h・・・デッドスペースの境界線 1・・・アルミナ基板 2・・・厚膜配線導体3・
・・部品ランド 4・・・リードランド5・・・
厚膜抵抗体 6・・・保護ガラス層7・・・モー
ルド型半導体 8・・・チップコンデンサ9・・・トラ
ンジスタ [0・・・レーザートリミングによる切り溝11・・・
外部接続用リード LLa・・・クリップ部Llb・・
・リード部 11c・・・タイバ一部12・・・
半田
基、板縁辺部のリードランド以外の部分を被コ用治具で
覆って、前記縁辺部を半田中に浸漬I−で外部接続用リ
ードをリードランドに接続する場合の基板と半田との接
触の状態を示す概念図である。 第3図は回路基板の縁辺部に被覆用治具をつけて該縁辺
部を半田中に浸漬した状態を立体的に示す斜視図である
。 第4a図は電子部品を搭載した回路基板の一方の縁辺部
のリードランド以外の部分を鍔つきの治具で覆って回路
基板を半田中に浸漬した状態を示す側面図である。 第4b図は第4a図の場合についての正面図である。 第5図は従来の方法に従って、回路基板の縁辺部を治具
で覆うことなく基板を半田中に浸漬した状態を示す正面
図である。 第6a図〜第6r図は、典型的な従来の混成集積回路装
置の製造方法を工程順に示したものである。 第7図は本発明の実施に好都合に使用できる被覆用治具
の数例についての斜視図である。 図中の記号は次のものをそれぞれ表わす。 a・・・半 1) b・・・クリップリードC
・・・回路基板 d・・・半田浸漬寸法e・・
・デッドスペース f・・・被覆用治具g・・・電子
部品 h・・・デッドスペースの境界線 1・・・アルミナ基板 2・・・厚膜配線導体3・
・・部品ランド 4・・・リードランド5・・・
厚膜抵抗体 6・・・保護ガラス層7・・・モー
ルド型半導体 8・・・チップコンデンサ9・・・トラ
ンジスタ [0・・・レーザートリミングによる切り溝11・・・
外部接続用リード LLa・・・クリップ部Llb・・
・リード部 11c・・・タイバ一部12・・・
半田
Claims (1)
- 回路基板の少なくとも一方の縁辺部に形成されている
リードランドに、外部接続用リードのクリップ部を嵌合
させた後、該クリップ嵌合部が充分に半田中に没する位
置まで回路基板を半田中に浸漬して前記リードの回路基
板への半田付けを行なう工程を含む混成集積回路装置の
製造方法において、半田付け作業時に回路基板の前記ク
リップ嵌合部の隣接水平方向延長部分となるクリップ嵌
合部でない前記延長部分または少なくとも前記延長部分
を含むより広い部分を、少なくとも外周面が半田に濡れ
にくい耐半田性の材料で構成されている断面が略コ字型
の被覆用治具で覆って回路基板の縁辺部を半田槽内に浸
漬することによって回路基板上に設けたリードランドに
外部接続用リードを半田付けすることを特徴とする混成
集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239959A JPH0756911B2 (ja) | 1988-09-26 | 1988-09-26 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239959A JPH0756911B2 (ja) | 1988-09-26 | 1988-09-26 | 混成集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287594A true JPH0287594A (ja) | 1990-03-28 |
| JPH0756911B2 JPH0756911B2 (ja) | 1995-06-14 |
Family
ID=17052377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239959A Expired - Lifetime JPH0756911B2 (ja) | 1988-09-26 | 1988-09-26 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756911B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237323A (en) * | 1990-11-21 | 1993-08-17 | Hitachi, Ltd. | Map retrieving system having a learning function |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190293U (ja) * | 1984-11-20 | 1986-06-12 |
-
1988
- 1988-09-26 JP JP63239959A patent/JPH0756911B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190293U (ja) * | 1984-11-20 | 1986-06-12 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237323A (en) * | 1990-11-21 | 1993-08-17 | Hitachi, Ltd. | Map retrieving system having a learning function |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756911B2 (ja) | 1995-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4306217A (en) | Flat electrical components | |
| US4708885A (en) | Manufacturing method for an electronic component | |
| GB2154373A (en) | Improvements in chip resistors | |
| JPH0287594A (ja) | 混成集積回路装置の製造方法 | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JPH03165591A (ja) | 半田ディップマスク | |
| JPH0787266B2 (ja) | 半田付け装置 | |
| JPH08228066A (ja) | 電子部品搭載基板およびその製造方法 | |
| JP2506915Y2 (ja) | 混成集積回路モジュ―ル | |
| JPH01312892A (ja) | 回路基板の製造方法 | |
| JPH03241813A (ja) | チップ型電子部品の外装方法 | |
| JP2501668Y2 (ja) | 表面実装用電気部品 | |
| JP2003198078A (ja) | プリント配線基板及びその製造方法 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH01290294A (ja) | 半田付けマスク板 | |
| JP2553985Y2 (ja) | 電子部品 | |
| JPS639994A (ja) | 電子回路装置 | |
| JPH0445273Y2 (ja) | ||
| JPH0311903Y2 (ja) | ||
| JPH0828563B2 (ja) | プリント基板実装方法 | |
| JPH05190302A (ja) | チップ抵抗体及びその製造方法 | |
| JPH0212931A (ja) | 回路装置の製造方法 | |
| JPS6181698A (ja) | 配線回路装置 | |
| JPS6339117B2 (ja) |