JPH0289149A - バス優先順位装置 - Google Patents
バス優先順位装置Info
- Publication number
- JPH0289149A JPH0289149A JP63240127A JP24012788A JPH0289149A JP H0289149 A JPH0289149 A JP H0289149A JP 63240127 A JP63240127 A JP 63240127A JP 24012788 A JP24012788 A JP 24012788A JP H0289149 A JPH0289149 A JP H0289149A
- Authority
- JP
- Japan
- Prior art keywords
- path
- signal
- master
- flip
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パーソナルコンピュータや光ファイルシステ
ムなどのＯＡ機器等に使用するパス優先順位装置に関す
る。
ムなどのＯＡ機器等に使用するパス優先順位装置に関す
る。
従来の技術
第５図は、従来のパス優先順位装置を示す。
第５図において、１．２．３はそれぞれ、最優先、第２
位、最下位のパスマスタ（不図示）からのパスリクエス
ト信号ＢＳ−ＲＱＯ１ＢＳ−ＲＱＩ、ＢＳ・ｒ（Ｑ２を
クロック信号ＣＬＫによりラッチするＤフリップフロッ
プ、４は、ＤフリップフロップｌのＱ端子の出力信号と
Ｄフリップフロップ２のＱ端子の出力信号の論理積信号
を出力するに山ゲート、５は、Ｄフリップフロップ１の
Ｑ端子の出力信号と、Ｄフリップフロップ２のＱ端子の
出力信号とＤフリップフロップ３のＱ端子の出力信号の
論理積信号を出力するＭ■ゲート、６．７．８はそれぞ
れ、Ｄフリップフロップ１のＱ端子の出力信号、に山ゲ
ート４．５の出力信号をクロック信号ＣＬＫによりラッ
チし、最優先、第２位、最下位のパスマスタにパスアベ
イラブル信号（パスの使用許可信号） ＢＳ−ＡＶＱ、
ＢＳ、ＡＶｌ、ＢＳ−Ａ■２ヲ出力出力スルリフリッ
プフロップる。
位、最下位のパスマスタ（不図示）からのパスリクエス
ト信号ＢＳ−ＲＱＯ１ＢＳ−ＲＱＩ、ＢＳ・ｒ（Ｑ２を
クロック信号ＣＬＫによりラッチするＤフリップフロッ
プ、４は、ＤフリップフロップｌのＱ端子の出力信号と
Ｄフリップフロップ２のＱ端子の出力信号の論理積信号
を出力するに山ゲート、５は、Ｄフリップフロップ１の
Ｑ端子の出力信号と、Ｄフリップフロップ２のＱ端子の
出力信号とＤフリップフロップ３のＱ端子の出力信号の
論理積信号を出力するＭ■ゲート、６．７．８はそれぞ
れ、Ｄフリップフロップ１のＱ端子の出力信号、に山ゲ
ート４．５の出力信号をクロック信号ＣＬＫによりラッ
チし、最優先、第２位、最下位のパスマスタにパスアベ
イラブル信号（パスの使用許可信号） ＢＳ−ＡＶＱ、
ＢＳ、ＡＶｌ、ＢＳ−Ａ■２ヲ出力出力スルリフリッ
プフロップる。
第６図は、パスマスタがパス（不図示）を使用する場合
の一般的な主要信号を示し、パスマスタがパスリクエス
ト信号ＢＳ−ＲＱをこのパス優先順位回路に出力し、パ
ス優先順位回路からのパスアベイラブル信号ＢＳ−ＡＶ
によりアドレスストローブ信号ＡＤ−８ＴＢとライト／
リード信号ＷＴ −ＲＤ倍信号出力してメモリ（不図示
）やＩ１０装置（不図示）の間でデータ転送を行う。
の一般的な主要信号を示し、パスマスタがパスリクエス
ト信号ＢＳ−ＲＱをこのパス優先順位回路に出力し、パ
ス優先順位回路からのパスアベイラブル信号ＢＳ−ＡＶ
によりアドレスストローブ信号ＡＤ−８ＴＢとライト／
リード信号ＷＴ −ＲＤ倍信号出力してメモリ（不図示
）やＩ１０装置（不図示）の間でデータ転送を行う。
上記構成において、例えば最優先のパスマスタがパスリ
クエスト信号ＢＳ−ＲｔＱＱを出力すると、Ｄフリップ
フロップ１がこの信号ＢＳ −ＲＱＱを次のクロック信
号ＣＬＫの立ち上がりによりラッチして出力し、Ｄフリ
ップフロップ６がこの信号を更に次のクロック信号ＣＬ
Ｋの立ち上がりによりラッチしてパスアベイラブル信号
ＢＳ−ＡＶＯを出力する。
クエスト信号ＢＳ−ＲｔＱＱを出力すると、Ｄフリップ
フロップ１がこの信号ＢＳ −ＲＱＱを次のクロック信
号ＣＬＫの立ち上がりによりラッチして出力し、Ｄフリ
ップフロップ６がこの信号を更に次のクロック信号ＣＬ
Ｋの立ち上がりによりラッチしてパスアベイラブル信号
ＢＳ−ＡＶＯを出力する。
この場合、ＤフリップフロップｌのＱ端子の出力信号が
ロウレベルであるので、第２位、最下位のパスマスタカ
ハスリクエスト信号ＢＳ−ＲＱｌ、Ｂ５−１（Ｑ２を出
力してもパスアベイラブル信号ＢＳ・ＡＶＩ １ＢＳ−
ＡＶ２ 力出力されない。
ロウレベルであるので、第２位、最下位のパスマスタカ
ハスリクエスト信号ＢＳ−ＲＱｌ、Ｂ５−１（Ｑ２を出
力してもパスアベイラブル信号ＢＳ・ＡＶＩ １ＢＳ−
ＡＶ２ 力出力されない。
発明が解決しようとする課題
しかしながら、上記従来のパス優先順位装置では、第６
図に示すように、パスマスタからのパスリクエスト信号
ＢＳ−ＲＱによりパスアベイラブル信号ＢＳ−ＡＶを出
力してパスの使用権を与えるので、最優先のパスマスタ
が使用権を要求した場合にもこの時間の間待ち状態にな
るという問題点がある。
図に示すように、パスマスタからのパスリクエスト信号
ＢＳ−ＲＱによりパスアベイラブル信号ＢＳ−ＡＶを出
力してパスの使用権を与えるので、最優先のパスマスタ
が使用権を要求した場合にもこの時間の間待ち状態にな
るという問題点がある。
本発明は上記従来の問題点に鑑み、最優先のパスマスタ
がパスの使用権を要求した場合に遅滞なく使用権を獲得
することができるパス優先順位装置を提供することを目
的とする。
がパスの使用権を要求した場合に遅滞なく使用権を獲得
することができるパス優先順位装置を提供することを目
的とする。
課題を解決するだめの手段
本発明は上記目的を達成するために、最優先のパスマス
タからのパスストローブ信号によりアクティブになるパ
スリクエスト信号を出力する回路を設け、第２位以下の
パスマスタがパスを使用していない場合に前記パスリク
エスト信号がアクティブになったときに、最優先のパス
マスタに対してパスの使用許可信号を出力するようにし
たものである。
タからのパスストローブ信号によりアクティブになるパ
スリクエスト信号を出力する回路を設け、第２位以下の
パスマスタがパスを使用していない場合に前記パスリク
エスト信号がアクティブになったときに、最優先のパス
マスタに対してパスの使用許可信号を出力するようにし
たものである。
作 用
本発明は上記構成により、第２位以下のパスマスタがパ
スを使用していない場合には、最優先のパスマスクがパ
スストローブ信号によりパスを遅滞なく使用することが
できる。
スを使用していない場合には、最優先のパスマスクがパ
スストローブ信号によりパスを遅滞なく使用することが
できる。
実施例
以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明に係るパス優先順位装置の一実施例を示すプ
ロ、り図、第２図、第３図、第４図はそれぞれ、第１図
のパス優先順位装置の動作を説明するためのタイミング
チャートである。
は、本発明に係るパス優先順位装置の一実施例を示すプ
ロ、り図、第２図、第３図、第４図はそれぞれ、第１図
のパス優先順位装置の動作を説明するためのタイミング
チャートである。
第１図において、ＩＯは、最優先のパスマスタ（不図示
）のアドレスストローブ信号ＡＤ−８ＴＢ・ＭＯにより
アクティブとなり、パス使用終了信号Ｂ＠ＭＯ−ＥＮＤ
によりインアクティブとなるパスリクエスト信号ＢＳ
−ＲＱＱを出力するパス要求作成ブロック、１１は、第
２位、最・下位のパスマスタに対するパスアベイラブル
信号ＢＳ−ＡＶＩ、ＢＳ・ＡＶ２とリード／ライト信号
ＲＤ／ＷＴによりＤフリップフロップ２１をリセットし
て、パス要求作成ブロック１０からのパスリクエスト信
号ＢＳ−ＲＱＱを一時停止するパス要求−時停止回路、
１２は、パスアベイラブル信号ＢＳ−ＡＶ２とリード／
ライト信号ＲＤ／ＷＴによりＤフリップフロップ２２を
リセットして、第２位の優先順位のパスマスタ（不図示
）からのパスリクエスト信号ＢＳ−ＲＱＩを一時停止す
るパス要求−時停止回路である。
）のアドレスストローブ信号ＡＤ−８ＴＢ・ＭＯにより
アクティブとなり、パス使用終了信号Ｂ＠ＭＯ−ＥＮＤ
によりインアクティブとなるパスリクエスト信号ＢＳ
−ＲＱＱを出力するパス要求作成ブロック、１１は、第
２位、最・下位のパスマスタに対するパスアベイラブル
信号ＢＳ−ＡＶＩ、ＢＳ・ＡＶ２とリード／ライト信号
ＲＤ／ＷＴによりＤフリップフロップ２１をリセットし
て、パス要求作成ブロック１０からのパスリクエスト信
号ＢＳ−ＲＱＱを一時停止するパス要求−時停止回路、
１２は、パスアベイラブル信号ＢＳ−ＡＶ２とリード／
ライト信号ＲＤ／ＷＴによりＤフリップフロップ２２を
リセットして、第２位の優先順位のパスマスタ（不図示
）からのパスリクエスト信号ＢＳ−ＲＱＩを一時停止す
るパス要求−時停止回路である。
２０は、最優先、第２位、最下位のパスマスク（不図示
）からのそれぞれのパスリクエスト信号ＢＳ−ＲＱＱ、
ＢＳ−ＲＱｌ、ＢＳ・叫２を受は付けるためのパスリク
エスト要求受付回路であり、この回路２０は、パス要求
−時停止回路１１からのパスリクエスト信号ＢＳ−ＲＱ
Ｑ、パス要求−時停止回路１２からのパスリクエスト信
号ＢＳ−ＲＱＩ、最下位のパスマスタからパスリクエス
ト信号ＢＳ−ＲＱ２がそれぞれＤ端子に入力するＤフリ
ップフロップ２１．２２．２３より構成されている。
）からのそれぞれのパスリクエスト信号ＢＳ−ＲＱＱ、
ＢＳ−ＲＱｌ、ＢＳ・叫２を受は付けるためのパスリク
エスト要求受付回路であり、この回路２０は、パス要求
−時停止回路１１からのパスリクエスト信号ＢＳ−ＲＱ
Ｑ、パス要求−時停止回路１２からのパスリクエスト信
号ＢＳ−ＲＱＩ、最下位のパスマスタからパスリクエス
ト信号ＢＳ−ＲＱ２がそれぞれＤ端子に入力するＤフリ
ップフロップ２１．２２．２３より構成されている。
Ｄフリップフロップ２１のＱ端子はＭ■ゲート４１、４
２の入力端子に接続され、Ｄフリップフロップ２２のＱ
端子、Ｑ端子はそれぞれ、Ｍのゲー）４１，４２の入力
端子に接続され、Ｄフリップフロップ２３のＱ端子はＡ
ＮＤゲート４２の入力端子に接続されている。
２の入力端子に接続され、Ｄフリップフロップ２２のＱ
端子、Ｑ端子はそれぞれ、Ｍのゲー）４１，４２の入力
端子に接続され、Ｄフリップフロップ２３のＱ端子はＡ
ＮＤゲート４２の入力端子に接続されている。
３０は、最優先、第２位、最下位のパスマスタからのそ
れぞれのパスリクエスト信号ＢＳ−ＲＱＱ、ＢＳ−ＲＱ
ｌ、ＢＳ−ＲＱ２によりパスの使用権を決定するパス使
用決定回路であり、この回路３０は、Ｄ端子にそれぞれ
Ｍ０ゲート４１．４２の出力端子が接続されたＤフリッ
プフロップ３１．３２より構成され、このＤフリップフ
ロップ３１．３２のＱ端子の出力信号がそれぞれ第２位
、最下位のパスマスタに対するパスアベイラブル信号Ｂ
Ｓ−ＡＶＩ、ＢＳ・ＡＶ２となる。
れぞれのパスリクエスト信号ＢＳ−ＲＱＱ、ＢＳ−ＲＱ
ｌ、ＢＳ−ＲＱ２によりパスの使用権を決定するパス使
用決定回路であり、この回路３０は、Ｄ端子にそれぞれ
Ｍ０ゲート４１．４２の出力端子が接続されたＤフリッ
プフロップ３１．３２より構成され、このＤフリップフ
ロップ３１．３２のＱ端子の出力信号がそれぞれ第２位
、最下位のパスマスタに対するパスアベイラブル信号Ｂ
Ｓ−ＡＶＩ、ＢＳ・ＡＶ２となる。
４３は、Ｄフリップフロップ３１．３２のＱ端子の出力
信号のＮＯＲ信号により、最優先のパスマスタに対する
パスアベイラブル信号ＢＳ−ＡＶｏを出力するＮｏゲー
トである。
信号のＮＯＲ信号により、最優先のパスマスタに対する
パスアベイラブル信号ＢＳ−ＡＶｏを出力するＮｏゲー
トである。
次に、上記実施例の動作を説明する。
第２図は、第２位又は最下位のパスマスタからのパス使
用要求がない場合を示し、この場合には、Ｄフリップフ
ロップ２２．２３のＱ端子の出力信号がそれぞれロウレ
ベルであるので、ＡＮＤゲート４１、４２の出力信号が
それぞれロウレベルであり、したがって、Ｄフリップフ
ロップ３１．３２のＱ端子の出力信号がそれぞれロウレ
ベルであり、ＮＯＲゲート４３の出力信号であるパスア
ベイラブル信号ＢＳ−ＡＶＯがハイレベルである。
用要求がない場合を示し、この場合には、Ｄフリップフ
ロップ２２．２３のＱ端子の出力信号がそれぞれロウレ
ベルであるので、ＡＮＤゲート４１、４２の出力信号が
それぞれロウレベルであり、したがって、Ｄフリップフ
ロップ３１．３２のＱ端子の出力信号がそれぞれロウレ
ベルであり、ＮＯＲゲート４３の出力信号であるパスア
ベイラブル信号ＢＳ−ＡＶＯがハイレベルである。
したがって、最優先のパスマスタは、アドレスストロー
ブ信号ＡＤ−８ＴＢ−ＭＯを出力することによりパスを
遅滞なく使用することができる。
ブ信号ＡＤ−８ＴＢ−ＭＯを出力することによりパスを
遅滞なく使用することができる。
第３図は、最優先のパスマスタと第２位又は最下位のパ
スマスタがクロック信号ＣＩＪＫの１つの周期内でパス
の使用を要求した場合を示し、この場合には、パス要求
作成ブロックＩＯが最優先のパスマスタからのアドレス
ストローブ信号ＡＤ−ＳＴＢ−ＭＯによシ、アクティブ
なパスリクエスト信号ＢＳ−ＲＱＯを出力すると、Ｄフ
リップ２１のＱ端子の出力信号がロウレベルになるので
、Ｍ山ゲート４１、４２の出力信号がそれぞれロウレベ
ルとなり、したがって、第２図に示す場合と同様に、最
優先のパスマスタがアドレスストローブ信ｑＡＤ・ＳＴ
Ｂ・ＭＯヲ出力することによシパスを遅滞なく使用する
ことができる〇 したがって、上記実施例によれば、第２位又は最下位の
パスマスタがパスを使用していない場合には、最優先の
パスマスタがアドレスストローブ信号ＡＤ−８ＴＢ−Ｍ
Ｏを出力することによりパスを遅滞なく使用することが
できる。
スマスタがクロック信号ＣＩＪＫの１つの周期内でパス
の使用を要求した場合を示し、この場合には、パス要求
作成ブロックＩＯが最優先のパスマスタからのアドレス
ストローブ信号ＡＤ−ＳＴＢ−ＭＯによシ、アクティブ
なパスリクエスト信号ＢＳ−ＲＱＯを出力すると、Ｄフ
リップ２１のＱ端子の出力信号がロウレベルになるので
、Ｍ山ゲート４１、４２の出力信号がそれぞれロウレベ
ルとなり、したがって、第２図に示す場合と同様に、最
優先のパスマスタがアドレスストローブ信ｑＡＤ・ＳＴ
Ｂ・ＭＯヲ出力することによシパスを遅滞なく使用する
ことができる〇 したがって、上記実施例によれば、第２位又は最下位の
パスマスタがパスを使用していない場合には、最優先の
パスマスタがアドレスストローブ信号ＡＤ−８ＴＢ−Ｍ
Ｏを出力することによりパスを遅滞なく使用することが
できる。
第４図は、第２位又は最下位のパスマスタが最優先のパ
スマスタよシ少なくとも１つのクロック信号αχ分早く
パスの使用を要求した場合を示し、この場合には、第２
位又は最下位のパスマスタからのパスリクエスト信号Ｂ
５−１（Ｑｎがアクティブになると、Ｄフリップフロッ
プ２２又は２３のＱ端子の出力信号がハイレベルになり
、したがって、にΦゲート４１又は４２の出力信号がハ
イレベルになり、Ｄフリップフロップ３１又は３２が次
のクロック信号ＣＬＫでラッチすることにより、第２位
又は最下位のパスマスタに対するパスアベイラブル信号
Ｂ８ＡＶｎがアクティブになるとともに、最優先のパス
マスタに対するパスアベイラブル信号ＢＳ−ＡＶＯがイ
ンアクティブになる。
スマスタよシ少なくとも１つのクロック信号αχ分早く
パスの使用を要求した場合を示し、この場合には、第２
位又は最下位のパスマスタからのパスリクエスト信号Ｂ
５−１（Ｑｎがアクティブになると、Ｄフリップフロッ
プ２２又は２３のＱ端子の出力信号がハイレベルになり
、したがって、にΦゲート４１又は４２の出力信号がハ
イレベルになり、Ｄフリップフロップ３１又は３２が次
のクロック信号ＣＬＫでラッチすることにより、第２位
又は最下位のパスマスタに対するパスアベイラブル信号
Ｂ８ＡＶｎがアクティブになるとともに、最優先のパス
マスタに対するパスアベイラブル信号ＢＳ−ＡＶＯがイ
ンアクティブになる。
次いで、最優先のパスマスタからのアドレスストローブ
信号ＡＤ−８ＴＢ−ＭＯによりパスリクエスト信号ＢＳ
−ＲＱＱがアクティブになると、Ｄフリップフロップ２
１のＱ端子の出力信号がロウレベルになるが、パス要求
−時停止回路１１がアクティブなパスアベイラブル信号
ＢＳ−ＡＶｎによりＤフリップフロップ２１をリセット
し、そのＱ端子の出力信号がハイレベルとなる。
信号ＡＤ−８ＴＢ−ＭＯによりパスリクエスト信号ＢＳ
−ＲＱＱがアクティブになると、Ｄフリップフロップ２
１のＱ端子の出力信号がロウレベルになるが、パス要求
−時停止回路１１がアクティブなパスアベイラブル信号
ＢＳ−ＡＶｎによりＤフリップフロップ２１をリセット
し、そのＱ端子の出力信号がハイレベルとなる。
したがって、第２位又は最下位のパスマスタに対するパ
スアベイラブル信号ＢＳＡＶｎが継続してアクティブに
なるとともに、最優先のパスマスタに対するパスアベイ
ラブル信号ＢＳ−ＡＶＯが継続してインアクティブにな
り、第２位又は最下位のパスマスタがパスの使用権を獲
得する。
スアベイラブル信号ＢＳＡＶｎが継続してアクティブに
なるとともに、最優先のパスマスタに対するパスアベイ
ラブル信号ＢＳ−ＡＶＯが継続してインアクティブにな
り、第２位又は最下位のパスマスタがパスの使用権を獲
得する。
この第２位又は最下位のパスマスタがパスを使用してい
る状態で、パス要求−時停止回路１１は、最上位のパス
マスタの要求を受は付けても問題が生じない状態、例え
ば第２位又は最下位のパスマスタからのリードライト信
号ＲＤ／ＷＴの立ち下がりによりＤフリップフロップ２
１をリセットする。
る状態で、パス要求−時停止回路１１は、最上位のパス
マスタの要求を受は付けても問題が生じない状態、例え
ば第２位又は最下位のパスマスタからのリードライト信
号ＲＤ／ＷＴの立ち下がりによりＤフリップフロップ２
１をリセットする。
したがって、Ｄフリップフロップ２１がアクティブなパ
スリクエスト信号ＢＳ−ＲＱｏをラッチするので、その
Ｑ端子の出力信号がロウレベルになり、Ｍ山ゲート４１
．４２の出力信号がそれぞれロウレベルになシ、シたが
って、最優先のパスマスタがパスの使用権を獲得する。
スリクエスト信号ＢＳ−ＲＱｏをラッチするので、その
Ｑ端子の出力信号がロウレベルになり、Ｍ山ゲート４１
．４２の出力信号がそれぞれロウレベルになシ、シたが
って、最優先のパスマスタがパスの使用権を獲得する。
発明の詳細
な説明したように、本発明は、最優先のパスマスタから
のパスストローブ信号によシアクチイブになるパスリク
エスト信号を出力する回路を設け、第２位以下のパスマ
スタがパスを使用していない場合に前記パスリクエスト
信号がアクティブになったときに、最優先のパスマスタ
に対してパスの使用許可信号を出力するようにしたので
、第２位以下のパスマスタがパスを使用していない場合
には、最優先のパスマスタがパスストローブ信号によシ
パスを遅滞なく使用することができる。
のパスストローブ信号によシアクチイブになるパスリク
エスト信号を出力する回路を設け、第２位以下のパスマ
スタがパスを使用していない場合に前記パスリクエスト
信号がアクティブになったときに、最優先のパスマスタ
に対してパスの使用許可信号を出力するようにしたので
、第２位以下のパスマスタがパスを使用していない場合
には、最優先のパスマスタがパスストローブ信号によシ
パスを遅滞なく使用することができる。
第１図は本発明に係るパス優先順位装置の一実施例を示
すブロック図、第２図、第３図、第４図はそれぞれ第１
図のパス優先順位装置の動作を説明するた、めのタイミ
ングチャート、第５図は従来のパス優先順位装置を示す
ブロック図、第６図はパスマスタの主要信号を示すタイ
ミングチャートである。 １０・・・パス要求作成ブロック、１１．１２・・パス
要求−時停止回路、２０ パスリクエスト要求受付
回路、３０・・ パス使用決定回路、旧、４２・・・Ａ
ＮＤゲート、 ４３ ・・ ＯＲゲート。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第２
図 第 ３ 口 す茅ＮＤ−４゜ 第 図
すブロック図、第２図、第３図、第４図はそれぞれ第１
図のパス優先順位装置の動作を説明するた、めのタイミ
ングチャート、第５図は従来のパス優先順位装置を示す
ブロック図、第６図はパスマスタの主要信号を示すタイ
ミングチャートである。 １０・・・パス要求作成ブロック、１１．１２・・パス
要求−時停止回路、２０ パスリクエスト要求受付
回路、３０・・ パス使用決定回路、旧、４２・・・Ａ
ＮＤゲート、 ４３ ・・ ＯＲゲート。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第２
図 第 ３ 口 す茅ＮＤ−４゜ 第 図
Claims (1)
- 最優先のパスマスタからのパスストローブ信号によりア
クティブになるパスリクエスト信号を出力する回路と、
第２位以下のパスマスタがパスを使用していない場合に
前記パスリクエスト信号がアクティブになったときに、
最優先のパスマスタに対してパスの使用許可信号を出力
する回路とを有するパス優先順位装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240127A JPH0289149A (ja) | 1988-09-26 | 1988-09-26 | バス優先順位装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240127A JPH0289149A (ja) | 1988-09-26 | 1988-09-26 | バス優先順位装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289149A true JPH0289149A (ja) | 1990-03-29 |
Family
ID=17054900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63240127A Pending JPH0289149A (ja) | 1988-09-26 | 1988-09-26 | バス優先順位装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289149A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62501039A (ja) * | 1984-12-12 | 1987-04-23 | テレフオンアクチ−ボラゲツト エルエム エリクソン | 並列に動作するコンピユ−タの間で優先度を割り当てるための装置 |
-
1988
- 1988-09-26 JP JP63240127A patent/JPH0289149A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62501039A (ja) * | 1984-12-12 | 1987-04-23 | テレフオンアクチ−ボラゲツト エルエム エリクソン | 並列に動作するコンピユ−タの間で優先度を割り当てるための装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400665B2 (ja) | Ｐｃｍｃｉａカード上の割り込み共有技術 | |
| US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
| JPS602710B2 (ja) | 複合計算機システム | |
| US6304931B1 (en) | Access limiting bus control system and method | |
| US7065669B2 (en) | System and method for providing a write strobe signal to a receiving element before both an address and data signal | |
| CN101305356A (zh) | 用于使内核之间的通信同步的具有标志寄存器的控制装置 | |
| JPH0454522Y2 (ja) | ||
| KR900008237Y1 (ko) | 대기상태 신호 발생회로 | |
| JP4093872B2 (ja) | メモリ制御回路 | |
| JP2655585B2 (ja) | 半導体集積回路のデータバス制御回路 | |
| JPS5845050B2 (ja) | バス集中監視方式 | |
| JPS62173560A (ja) | メモリアクセス制御回路 | |
| JP2000132451A (ja) | メモリ制御回路 | |
| JPH0258807B2 (ja) | ||
| JPH02204852A (ja) | バス制御回路 | |
| JPH02203611A (ja) | フリップフロップ回路 | |
| JPH0551931B2 (ja) | ||
| JPH07182076A (ja) | データ転送回路及びプロセッサ | |
| JPS6190252A (ja) | ウエイト・サイクル插入回路 | |
| JPS608919A (ja) | マイクロプロセツサにおけるクロツク制御方式 | |
| JPH01173250A (ja) | データ転送回路 | |
| JPH073019U (ja) | 動作モード設定回路 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH02288935A (ja) | アクセス制御装置 | |
| JPH07210496A (ja) | データ転送装置 |