JPH0289410A - 利得可変回路 - Google Patents
利得可変回路Info
- Publication number
- JPH0289410A JPH0289410A JP24156688A JP24156688A JPH0289410A JP H0289410 A JPH0289410 A JP H0289410A JP 24156688 A JP24156688 A JP 24156688A JP 24156688 A JP24156688 A JP 24156688A JP H0289410 A JPH0289410 A JP H0289410A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- trs
- npn
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子回路における利得可変回路に関し、特に差
動増幅器を利用した利得可変回路の改良に関する。
動増幅器を利用した利得可変回路の改良に関する。
（従来の技術）
第２図は、従来技術による利得可変回路の一例を示すブ
ロック図である。
ロック図である。
第２図において、２０１〜２０６はそれぞれｎｐｎ）ラ
ンジスタ、２０７〜２１０はそれぞれ抵抗器、２１１は
定電圧源、２１２は定電流源、２２０〜２２３はそれぞ
れ入力端子、２２４．２２５はそれぞれ出力端子である
。
ンジスタ、２０７〜２１０はそれぞれ抵抗器、２１１は
定電圧源、２１２は定電流源、２２０〜２２３はそれぞ
れ入力端子、２２４．２２５はそれぞれ出力端子である
。
抵抗器２０７．２０９の抵抗値をそれぞれＲＬ（Ω）、
ＲＢ（Ω）とし、ｎｐｎｌ−ラン９ｘｐ２０１．２０２
のコレクタ電流をそれぞれ工２□（Ａ）、Ｉ２２（Ａ）
とすると、それぞれ入力端子２２２．２２３から出
力端子２２４，２２５に至る電圧利得ＡＶ は ！ で表すことができる。
ＲＢ（Ω）とし、ｎｐｎｌ−ラン９ｘｐ２０１．２０２
のコレクタ電流をそれぞれ工２□（Ａ）、Ｉ２２（Ａ）
とすると、それぞれ入力端子２２２．２２３から出
力端子２２４，２２５に至る電圧利得ＡＶ は ！ で表すことができる。
このとき、エレクタ電流Ｉ２□、工２□は入力端子２２
０，２２１に入力される制御電圧に従って変化する。す
なわち、制御電圧により負荷に流れる直流バイアス電流
を変化させることにより回路の電圧利得を変化させてい
る。
０，２２１に入力される制御電圧に従って変化する。す
なわち、制御電圧により負荷に流れる直流バイアス電流
を変化させることにより回路の電圧利得を変化させてい
る。
（発明が解決しようとする課題）
上述した従来の利得可変回路においては、利得を変化さ
せる場合、負荷に流れる直流バイアス電流が変動するた
めに直流動作点が変化するという欠点がある。
せる場合、負荷に流れる直流バイアス電流が変動するた
めに直流動作点が変化するという欠点がある。
本発明の目的は、上記回路に対して負荷に流れる直流バ
イアス電圧を一定化する回路を付加することによって上
記欠点を除去し、直流動作点が変化しないように構成し
た利得可変回路を提供することにある。
イアス電圧を一定化する回路を付加することによって上
記欠点を除去し、直流動作点が変化しないように構成し
た利得可変回路を提供することにある。
（課題を解決するための手段）
本発明による利得可変回路は第１〜第６のトランジスタ
と、第１〜第４の抵抗器と、定電圧源と、定電流源とか
ら成り、下記の構成を有するものである。
と、第１〜第４の抵抗器と、定電圧源と、定電流源とか
ら成り、下記の構成を有するものである。
第１のトランジスタはコレクタを第１の抵抗器を介して
定電圧源に接続し、ソースを第１の入力端子に接続し、
エミッタを第２のトランジスタのエミッタと第５のトラ
ンジスタのコレクタとに接続したものである。
定電圧源に接続し、ソースを第１の入力端子に接続し、
エミッタを第２のトランジスタのエミッタと第５のトラ
ンジスタのコレクタとに接続したものである。
第２のトランジスタはコレクタを第２の抵抗器を介して
定電圧源に接続し、ベースを第２の入力端子に接続した
ものである。
定電圧源に接続し、ベースを第２の入力端子に接続した
ものである。
第１のトランジスタのコレクタと、第１の抵抗器との接
続点は、出力端子と第３のトランジスタのコレクタとに
接続しである。
続点は、出力端子と第３のトランジスタのコレクタとに
接続しである。
第２のトランジスタのコレクタと第２の抵抗器との接続
点は、出力端子と第４のトランジスタのコレクタとに接
続しである。
点は、出力端子と第４のトランジスタのコレクタとに接
続しである。
第３のトランジスタは、ベースを第４のトランジスタの
ベースと第５の入力端子とに接続し、エミッタを第４の
トランジスタのエミッタと第６のトランジスタのコレク
タとに接続したものである。
ベースと第５の入力端子とに接続し、エミッタを第４の
トランジスタのエミッタと第６のトランジスタのコレク
タとに接続したものである。
第５のトランジスタはベースを第３の入力端子に接続し
、エミ、りを第３の抵抗器を介して定電流源に接続した
ものである。
、エミ、りを第３の抵抗器を介して定電流源に接続した
ものである。
第６のトランジスタはベースを第４の入力端子に接続し
、エミッタを第４の抵抗器を介して定電流源に接続した
ものである。
、エミッタを第４の抵抗器を介して定電流源に接続した
ものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による利得可変回路の一実施例を示す
ブロック図である。
ブロック図である。
第１図において、１０１〜１０６はそれぞれ第１〜第６
のｎｐｆ’ｌ）ランジスタ、１０７〜１１０はそれぞれ
第１〜第４の抵抗器、１１１は定電圧源、１１２は定電
流源、１２０〜１２３゜１２６はそれぞれ入力端子、１
２４，１２５はそれぞれ出力端子である。
のｎｐｆ’ｌ）ランジスタ、１０７〜１１０はそれぞれ
第１〜第４の抵抗器、１１１は定電圧源、１１２は定電
流源、１２０〜１２３゜１２６はそれぞれ入力端子、１
２４，１２５はそれぞれ出力端子である。
第１のｎｐｎ）ランジスタ１０１のコレクタが第１の抵
抗器１０７を介して定電圧源１１１に接続され、そのベ
ースが入力端子１２２に接続され、そのエミッタが第２
のｎｐｎトランジスタ１０２のエミッタと第５０ｒｌｐ
ｒｌ）ランジスタ１０５のコレクタとに接続されている
。
抗器１０７を介して定電圧源１１１に接続され、そのベ
ースが入力端子１２２に接続され、そのエミッタが第２
のｎｐｎトランジスタ１０２のエミッタと第５０ｒｌｐ
ｒｌ）ランジスタ１０５のコレクタとに接続されている
。
第２のｎｐｎ）ランジスタ１０２のコレクタは第２の抵
抗器１０８を介して定電圧源１１１に接続され、そのベ
ースの入力端子１２３に接続されている。第１のｎｐｎ
トランジスタ１０１のコレクタと第１の抵抗器１０７と
の接続点は出力端子１２４と、第３のｎｐｎ）ランジス
タ１０３のコレクタとに接続されている。
抗器１０８を介して定電圧源１１１に接続され、そのベ
ースの入力端子１２３に接続されている。第１のｎｐｎ
トランジスタ１０１のコレクタと第１の抵抗器１０７と
の接続点は出力端子１２４と、第３のｎｐｎ）ランジス
タ１０３のコレクタとに接続されている。
第２のｎｐｎ）ランジスタ１０２のコレクタと第２の抵
抗器１０８との接続点は出力端子１２５と、第４のｎｐ
ｎ ）ランジスタ１０４のコレクタとに接続されている
。第３のｎｐｎ）ランジスタ１０３のベースは第４のｎ
ｐｎ）ランジスタ１０４のベースと、入力端子１２６と
に接続される。第３のｎｐｎ）ランジスタ１０３のエミ
ッタは第４のｎｐｎ ）ランジスタ１０４のエミッタと
、第６のｎｐｎ）ランジスタ１０６のコレクタとに接続
されている。
抗器１０８との接続点は出力端子１２５と、第４のｎｐ
ｎ ）ランジスタ１０４のコレクタとに接続されている
。第３のｎｐｎ）ランジスタ１０３のベースは第４のｎ
ｐｎ）ランジスタ１０４のベースと、入力端子１２６と
に接続される。第３のｎｐｎ）ランジスタ１０３のエミ
ッタは第４のｎｐｎ ）ランジスタ１０４のエミッタと
、第６のｎｐｎ）ランジスタ１０６のコレクタとに接続
されている。
第５のｎｐｎ）ランジスタ１０５のベースは入力端子１
２０に接続され、そのエミッタは第３の抵抗器１０９を
介して定電流源１１２に接続されている。第６のｎｐｎ
）う／ラスタ１０６のベースは入力端子１２１に接続さ
れ、そのエミッタは第４の抵抗器１１０を介して電流源
１１２に接続されている。
２０に接続され、そのエミッタは第３の抵抗器１０９を
介して定電流源１１２に接続されている。第６のｎｐｎ
）う／ラスタ１０６のベースは入力端子１２１に接続さ
れ、そのエミッタは第４の抵抗器１１０を介して電流源
１１２に接続されている。
以下、第１図に示す利得可変回路の動作について説明す
る。
る。
第１および第２のｎｐｎ ）ランジスタ１０１゜１０２
と、第１および第２の抵抗器７．８とにより構成される
差動増幅器の入力端子１２２゜１２３より入力された信
号は、出力端子１２４゜１２５へ次式で示される電圧利
得ＡＶ！はで与えられる。ここで、抵抗器７，８の抵抗
値をそれぞれＲＬ（Ω）、 熱電圧をＶＴ（Ｖ）。
と、第１および第２の抵抗器７．８とにより構成される
差動増幅器の入力端子１２２゜１２３より入力された信
号は、出力端子１２４゜１２５へ次式で示される電圧利
得ＡＶ！はで与えられる。ここで、抵抗器７，８の抵抗
値をそれぞれＲＬ（Ω）、 熱電圧をＶＴ（Ｖ）。
１ｃをトランジスタ１０１，１０２のコレクタ電流、ｇ
はトランジスタ１０１，１０２の相互コンダクタンス
である。
はトランジスタ１０１，１０２の相互コンダクタンス
である。
第５および第６のｎｐｎ）ランジスタ１０５゜１０６と
第３および第４の抵抗器１０９，１１０とにより構成さ
れる差動対に対して入力端子１２０．１２１より制御電
圧を入力することによって、第１および第２のｎｐｎ）
ランジスタ１０１．１０２のコレクタ電流ＩＣハ制御で
きるため、増幅器全体の利得を変化させることができる
。
第３および第４の抵抗器１０９，１１０とにより構成さ
れる差動対に対して入力端子１２０．１２１より制御電
圧を入力することによって、第１および第２のｎｐｎ）
ランジスタ１０１．１０２のコレクタ電流ＩＣハ制御で
きるため、増幅器全体の利得を変化させることができる
。
このとき、差動増幅器を構成する第１および第２のｎｐ
ｎ）ランジスタ１０１． 、１０２のベース直流バイア
ス電位は同電位であるため、第１のｎｐｎ）ランジスタ
のコレクタ電流Ｉ１ｍは第２のｎｐｎ）ランジスタ１０
２のコレクタ電流１１４に等しい。すなわち Ｉ、＝Ｉ、 （３）が満足される
。いっぽう、第５のｎｐｎ）う／ジスメ１０５の直流コ
レクタ電流ＩｌｌはＩｌと１１４と和で与えられるため
、第１のｎｐｎ ）ランジスタ１０１の直流コレクタ電
流ＩＩＩはで与えられる。
ｎ）ランジスタ１０１． 、１０２のベース直流バイア
ス電位は同電位であるため、第１のｎｐｎ）ランジスタ
のコレクタ電流Ｉ１ｍは第２のｎｐｎ）ランジスタ１０
２のコレクタ電流１１４に等しい。すなわち Ｉ、＝Ｉ、 （３）が満足される
。いっぽう、第５のｎｐｎ）う／ジスメ１０５の直流コ
レクタ電流ＩｌｌはＩｌと１１４と和で与えられるため
、第１のｎｐｎ ）ランジスタ１０１の直流コレクタ電
流ＩＩＩはで与えられる。
次に、第３および第４のｎｐｎ）ランジスタ１０３．１
０４のベースはいずれも同一入力端子２６に接続され、
直流バイアス電位は同電位であるため、第３のｎｐｎ）
ランジスタ１０３のコレクタ電流１１．および第４のｎ
ｐｎ）ランジスタ１０４のコレクタ電流１１１１は相等
しい。すなわち 工１ラ ＝ １．・ （５）いっぽう
、第６のｎｐｎ）ランジスタ１０６の直流コレクタ電流
１１２はＬｓ とＩｔｓ （！：Ｏ和で与えられるの
で、第３のｎｐｎ）ランジスタＩｌｌのコレクタ電流Ｌ
ｓは となる。
０４のベースはいずれも同一入力端子２６に接続され、
直流バイアス電位は同電位であるため、第３のｎｐｎ）
ランジスタ１０３のコレクタ電流１１．および第４のｎ
ｐｎ）ランジスタ１０４のコレクタ電流１１１１は相等
しい。すなわち 工１ラ ＝ １．・ （５）いっぽう
、第６のｎｐｎ）ランジスタ１０６の直流コレクタ電流
１１２はＬｓ とＩｔｓ （！：Ｏ和で与えられるの
で、第３のｎｐｎ）ランジスタＩｌｌのコレクタ電流Ｌ
ｓは となる。
抵抗器１０７の直流バイアス電流ＩＩ？はσ）
となる。定電流源１１２の電流をＩＯとすると
■。＝ Ｉ ｔ＋ ＋ Ｌ＊ の
）となり、第（７）式および第（０式からが得られる。
）となり、第（７）式および第（０式からが得られる。
負荷である抵抗器１０７に流れる直流バイアス電流Ｉｔ
？は制御電圧の影響を受けずに一定である。
？は制御電圧の影響を受けずに一定である。
前述のとおり、利得可変に伴う出力直流動作点変動を抑
えられる。
えられる。
（発明の効果）
以上説明したように本発明は、差動増幅器の直流バイア
ス電流を一定に保つことにより、出力直流動作点の変動
を抑えることができるという効果がある。
ス電流を一定に保つことにより、出力直流動作点の変動
を抑えることができるという効果がある。
第１図は、本発明による利得可変回路の一実施例を示す
ブロック図である。 第２図は、従来技術による利得可変回路の一例を示すブ
ロック図である。 １０１〜１０６，２０１〜２０６・・・ｎｐｎ）ランジ
スタ １０７〜１１０，２０７〜２１０・・・抵抗器１２０〜
１２５，１２６，２２０〜２２５・・・端子１１１．２
１１ ・・・定電圧源 １１２．２１２・・・定電流源
ブロック図である。 第２図は、従来技術による利得可変回路の一例を示すブ
ロック図である。 １０１〜１０６，２０１〜２０６・・・ｎｐｎ）ランジ
スタ １０７〜１１０，２０７〜２１０・・・抵抗器１２０〜
１２５，１２６，２２０〜２２５・・・端子１１１．２
１１ ・・・定電圧源 １１２．２１２・・・定電流源
Claims (1)
- 第１〜第６のトランジスタと、第１〜第４の抵抗器と、
定電圧源と、定電流源とから成り、且つ、前記第１のト
ランジスタのコレクタを前記第１の抵抗器を介して前記
定電圧源に接続し、前記第１のトランジスタのソースを
第１の入力端子に接続し、前記第１のトランジスタのエ
ミッタを前記第２のトランジスタのエミッタと前記第５
のトランジスタのコレクタとに接続し、前記第２のトラ
ンジスタのコレクタを前記第２の抵抗器を介して前記定
電圧源に接続し、前記第２のトランジスタのベースを第
２の入力端子に接続し、前記第１のトランジスタのコレ
クタと前記第１の抵抗器との接続点を出力端子と前記第
３のトランジスタのコレクタとに接続し、前記第２のト
ランジスタのコレクタと前記第２の抵抗器との接続点を
出力端子と前記第４のトランジスタのコレクタとに接続
し、前記第３のトランジスタのベースを前記第４のトラ
ンジスタタのベースと第５の入力端子とに接続し、前記
第３のトランジスタのエミッタを前記第４のトランジス
タのエミッタと前記第６のトランジスタのコレクタとに
接続し、前記第５のトランジスタのベースを第３の入力
端子に接続し、前記第５のトランジスタのエミッタを前
記第３の抵抗器を介して前記定電流源に接続し、前記第
６のトランジスタのベースを第４の入力端子に接続し、
前記第６のトランジスタのエミッタを前記第４の抵抗器
を介して前記定電流源に接続して構成したことを特徴と
する利得可変回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24156688A JPH0289410A (ja) | 1988-09-27 | 1988-09-27 | 利得可変回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24156688A JPH0289410A (ja) | 1988-09-27 | 1988-09-27 | 利得可変回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289410A true JPH0289410A (ja) | 1990-03-29 |
Family
ID=17076242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24156688A Pending JPH0289410A (ja) | 1988-09-27 | 1988-09-27 | 利得可変回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082235A1 (ja) * | 2009-01-13 | 2010-07-22 | パナソニック株式会社 | 可変利得増幅器およびそれを備えた高周波信号受信装置 |
-
1988
- 1988-09-27 JP JP24156688A patent/JPH0289410A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010082235A1 (ja) * | 2009-01-13 | 2010-07-22 | パナソニック株式会社 | 可変利得増幅器およびそれを備えた高周波信号受信装置 |
| US8081033B2 (en) | 2009-01-13 | 2011-12-20 | Panasonic Corporation | Variable gain amplifier and high-frequency signal receiving apparatus comprising the same |
| JP5296809B2 (ja) * | 2009-01-13 | 2013-09-25 | パナソニック株式会社 | 可変利得増幅器およびそれを備えた高周波信号受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155806B2 (ja) | ||
| JPS6354006A (ja) | 電流ミラ−回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH01317011A (ja) | 利得制御増幅器 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JPH0289410A (ja) | 利得可変回路 | |
| JP2546057B2 (ja) | 振幅検波回路 | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| JPH0821832B2 (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
| JPH0462608B2 (ja) | ||
| JP2573279B2 (ja) | 電流変換回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPH0418251Y2 (ja) | ||
| JPH0317464Y2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPS6354809A (ja) | バイアス回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH01179507A (ja) | 利得安定化差動増幅器 | |
| JPS63296404A (ja) | 差動増幅回路 | |
| JPH0486907A (ja) | 定電流回路 | |
| JPS6322150B2 (ja) |