JPH0289416A - 倍周波数信号発生回路 - Google Patents
倍周波数信号発生回路Info
- Publication number
- JPH0289416A JPH0289416A JP63241309A JP24130988A JPH0289416A JP H0289416 A JPH0289416 A JP H0289416A JP 63241309 A JP63241309 A JP 63241309A JP 24130988 A JP24130988 A JP 24130988A JP H0289416 A JPH0289416 A JP H0289416A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- latch
- flop
- flip
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は任意のデユーティ−サイクルの繰り返しパルス
列をデユーティ−サイクル1/2で2倍の周波数のパル
ス列にする倍周波数発生回路に関するものである。
列をデユーティ−サイクル1/2で2倍の周波数のパル
ス列にする倍周波数発生回路に関するものである。
従来の技術
従来の例では、トリガ発生回路によるデユーティ−サイ
クル1/2のパルス列を1/4周期だけずらすことによ
り、これを利用して、倍周波数信号を発生することがで
きる。
クル1/2のパルス列を1/4周期だけずらすことによ
り、これを利用して、倍周波数信号を発生することがで
きる。
発明が解決しようとする課題
しかしながら、上記従来例では、1/4周期のずれを正
確に実現することが困難であり、また、デユーティ−サ
イクル1/2のパルス列以外の場合には、デユーティ−
サイクル1/2で2倍の周波数をもったパルス列をつく
ることができなかった。
確に実現することが困難であり、また、デユーティ−サ
イクル1/2のパルス列以外の場合には、デユーティ−
サイクル1/2で2倍の周波数をもったパルス列をつく
ることができなかった。
課題を解決するための手段
この目的を達成するために、本発明の倍周波数発生回路
は、クロック発生器、このクロックにより駆動されるカ
ウンタ、および逆算カウンタ、波形の立ち上がり、又は
立ち下がりエツジを検出するための微分器、カウンタの
値を保持するためのラッチと、減算カウンタにより駆動
される分周器と、フリップフロップによって構成されて
いる。
は、クロック発生器、このクロックにより駆動されるカ
ウンタ、および逆算カウンタ、波形の立ち上がり、又は
立ち下がりエツジを検出するための微分器、カウンタの
値を保持するためのラッチと、減算カウンタにより駆動
される分周器と、フリップフロップによって構成されて
いる。
作用
この構成によって、任意のデユーティ−サイクルのパル
ス列を、この周期より充分短かい周期のクロックパルス
でカウントし、デユーティ−サイクル17′2で2倍の
周波数をもった波形を発生することができる。
ス列を、この周期より充分短かい周期のクロックパルス
でカウントし、デユーティ−サイクル17′2で2倍の
周波数をもった波形を発生することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第1図において、1はクロック発生器、2は
Aのクロック発生器1により駆動されるカウンタ、3は
Aのクロック発生器1により駆動される逆算カウンタ、
4は逆算カウンタ2のデータの下位2ビットを除いた値
を保持する為のラッチ、5は信号の立ち上がり、又は立
ち下がりエツジを検出するための微分器、6は逆算カウ
ンタ3の信号を分周する分周器で、7は分周器6で駆動
されるフリップフロップである。まず、微分器5の出力
で逆算カウンタ2のデータの下位2ビットを除いてラッ
チ4に保持する。ラッチ4に保持された値を逆算カウン
タ3に移し、その後、逆算カウンタ3は減算を開始し、
この逆算カウンタ3がクリア状態になった時、分周器6
を通してフリップフロップ7をセットするおともに、ラ
ッチ4の値を逆算カウンタ3に移す。逆算カウンタ3が
減算を開始し、クリア状態になったとき、分周器6を通
してフリップフロップ7をリセットするとともに、ラッ
チ4の値を逆算カウンタ3に移し、逆算カウンタ3は減
算を開始する。以上の繰り返しによって、デユーティ−
サイクル1./2て2倍の周波数のパルス列を発生する
ことができるものである。
説明する。第1図において、1はクロック発生器、2は
Aのクロック発生器1により駆動されるカウンタ、3は
Aのクロック発生器1により駆動される逆算カウンタ、
4は逆算カウンタ2のデータの下位2ビットを除いた値
を保持する為のラッチ、5は信号の立ち上がり、又は立
ち下がりエツジを検出するための微分器、6は逆算カウ
ンタ3の信号を分周する分周器で、7は分周器6で駆動
されるフリップフロップである。まず、微分器5の出力
で逆算カウンタ2のデータの下位2ビットを除いてラッ
チ4に保持する。ラッチ4に保持された値を逆算カウン
タ3に移し、その後、逆算カウンタ3は減算を開始し、
この逆算カウンタ3がクリア状態になった時、分周器6
を通してフリップフロップ7をセットするおともに、ラ
ッチ4の値を逆算カウンタ3に移す。逆算カウンタ3が
減算を開始し、クリア状態になったとき、分周器6を通
してフリップフロップ7をリセットするとともに、ラッ
チ4の値を逆算カウンタ3に移し、逆算カウンタ3は減
算を開始する。以上の繰り返しによって、デユーティ−
サイクル1./2て2倍の周波数のパルス列を発生する
ことができるものである。
発明の効果
本発明によれば、任意のデユーティ−サイクルのパルス
列から、カウンタ、逆算カウンタ、ラッチ、微分器2分
周器およびフリップフロップを組み合わせることにより
、正確に、倍周波数信号を発生することができる。
列から、カウンタ、逆算カウンタ、ラッチ、微分器2分
周器およびフリップフロップを組み合わせることにより
、正確に、倍周波数信号を発生することができる。
る。
1・・・・・・クロック発生器、2・・・・・・カウン
タ、3・・・・・・逆算カウンタ、4・・・・・・ラッ
チ、5・・・・・・微分器、6・・・・・・分周器、7
・・・・・・フリップフロップ。
タ、3・・・・・・逆算カウンタ、4・・・・・・ラッ
チ、5・・・・・・微分器、6・・・・・・分周器、7
・・・・・・フリップフロップ。
代理人の氏名 弁理士 粟野重孝 ほか1名第1図
/−一一グロ、7発生見
?−カウンタ
3°゛逆算pウング
4−゛−ラッテ
s−m分五
乙−・−分間奏
7゛−7リツプフロツプ2
Claims (1)
- クロック発生器、このクロックにより駆動されるカウン
タ、および逆算カウンタ、前記カウンタおよび前記逆算
カウンタの値を保持するラッチ、信号の立ち上がり、又
は立ち下がりエッジを検出するための微分器、前記逆算
カウンタによって駆動される分周器、およびフリップフ
ロップを備え、前記微分器の出力で前記カウンタのデー
タを、下位2ビットを除いて、前記ラッチに移して、更
にその値を前記逆算カウンタに移し、前記逆算カウンタ
が減算を開始して、クリア状態になった時、前記分周器
を通して前記フリップフロップをセットするとともに、
前記ラッチの値を逆算カウンタに移し、この逆算カウン
タが減算を開始し、クリア状態になったとき、前記分周
器を通して前記フリップフロップをリセットするととも
に前記ラッチの値を前記逆算カウンタに移すことを特徴
とする倍周波数信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241309A JPH0289416A (ja) | 1988-09-27 | 1988-09-27 | 倍周波数信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241309A JPH0289416A (ja) | 1988-09-27 | 1988-09-27 | 倍周波数信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289416A true JPH0289416A (ja) | 1990-03-29 |
Family
ID=17072370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241309A Pending JPH0289416A (ja) | 1988-09-27 | 1988-09-27 | 倍周波数信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289416A (ja) |
-
1988
- 1988-09-27 JP JP63241309A patent/JPH0289416A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800295A (en) | Retriggerable monostable multivibrator | |
| EP0243235A3 (en) | Noise pulse suppressing circuit in a digital system | |
| JPH0289416A (ja) | 倍周波数信号発生回路 | |
| JPH0289414A (ja) | 倍周波数信号発生回路 | |
| JPH0289415A (ja) | 倍周波数信号発生回路 | |
| US4656460A (en) | D/A converter | |
| JPS5817512U (ja) | 角度パルス発生回路 | |
| JPS6347083Y2 (ja) | ||
| SU1531154A1 (ru) | Устройство дл преобразовани двоичной последовательности в фазомодулированный сигнал | |
| JPS635300Y2 (ja) | ||
| JPS58137325A (ja) | パルス遅延装置 | |
| SU726658A1 (ru) | Синхронизируемый мультивибратор | |
| JPH0516741Y2 (ja) | ||
| JPS59138770U (ja) | サンプリングパルス発生回路 | |
| JPH0437215A (ja) | 微分パルス作成回路 | |
| JPS60192553U (ja) | 周波数変換回路 | |
| JPS5845865B2 (ja) | Hdb−3型バイポ−ラ信号発生回路 | |
| JPS6387952U (ja) | ||
| JPS5952763U (ja) | 制御用クロツクパルスおよびダイヤルパルス発生装置 | |
| JPS6037932U (ja) | パルスジエネレ−タ | |
| JPS6070017U (ja) | バルス加算装置 | |
| JPS616924A (ja) | パルス検出回路 | |
| JPS59177015U (ja) | デイジタル信号復調装置 | |
| JPH01189219A (ja) | ディジタル信号の変移点検出回路 | |
| JPS59125136U (ja) | 同期パルス発生器 |