JPH0290301A - Ｐｃのモジュール構成変更方式 - Google Patents
Ｐｃのモジュール構成変更方式Info
- Publication number
- JPH0290301A JPH0290301A JP24318188A JP24318188A JPH0290301A JP H0290301 A JPH0290301 A JP H0290301A JP 24318188 A JP24318188 A JP 24318188A JP 24318188 A JP24318188 A JP 24318188A JP H0290301 A JPH0290301 A JP H0290301A
- Authority
- JP
- Japan
- Prior art keywords
- module
- definition
- definition data
- input
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 4
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入出力回路がモジュール構造であるＰＣ（プロ
グラマブル・コントローラ）のモジュル構成変更方式に
関し、特に運転途中で入出力モジュールの変更が可能な
ＰＣのモジュール構成変更方式に関する。
グラマブル・コントローラ）のモジュル構成変更方式に
関し、特に運転途中で入出力モジュールの変更が可能な
ＰＣのモジュール構成変更方式に関する。
が煩雑であった。
本発明はこのような点に鑑みてなされたものであり、運
転途中で入出力モジュール構成の変更が可能なＰＣのモ
ジュール構成変更方式を提供することを目的とする。
転途中で入出力モジュール構成の変更が可能なＰＣのモ
ジュール構成変更方式を提供することを目的とする。
ＰＣ（プログラマブル・コントローラ）では、−船釣に
多数の入出力インタフェースがあり、これらの入出力回
路はモジュール化されている。ＰＣシステムが確定する
と、この入出力モジュールは固定されるが、ＰＣシステ
ムの開発時等では、モジュール構成の変更が必要な場合
が生じることがある。
多数の入出力インタフェースがあり、これらの入出力回
路はモジュール化されている。ＰＣシステムが確定する
と、この入出力モジュールは固定されるが、ＰＣシステ
ムの開発時等では、モジュール構成の変更が必要な場合
が生じることがある。
しかし、従来モジュール構成の変更を行うためには、Ｐ
Ｃの電源を落とし、Ｉ／Ｏ定義テーブルを修正して、再
度シーケンス・プログラム等を格納して、デバッグ等を
再開する必要があり、取扱〔課題を解決するための手段
〕 本発明では上記課題を解決するために、入出力回路がモ
ジュール構造であるＰＣ（プログラマブル・コントロー
ラ）のモジュール構成変更方式において、 新たに取り付けるべき入出力モジュールのための新たな
Ｉ／Ｏ定義データを予めＲＡＭに記憶させるステップと
、 取り外そうとする旧モジュールの不在を宣言する定義デ
ータをＩ／Ｏ定義テーブルに設定するステップと、 前記旧モジュールのＩ／Ｏ定義データを前記Ｉ／Ｏ定義
テーブルから抹消するステップと、前記ＲＡＭに記憶さ
せておいた新たに取り付けるべき入出力モジュールのた
めの前記新たなＩ／Ｏ定義データを用いてＰＣの運転を
継続するステップと、 前記旧モジュールを取り外すステップと、前記新たに取
り付けるべき入出力モジュールを前記旧モジュールの跡
に取り付けるステップと、前記ＲＡＭに記憶させておい
た前記新たなＩ／Ｏ定義データを前記Ｉ／Ｏ定義テーブ
ルに格納するステップと、 前記Ｉ／Ｏ定義テーブルに格納した前記新たなＩ／Ｏ定
義データを用いてＰＣの運転を継続するステップとを含
み、 それにより、運転継続中にモジュール構成を変更出来る
ようにしたことを特徴とするＰＣのモジュール構成変更
方式が、 提供される。
Ｃの電源を落とし、Ｉ／Ｏ定義テーブルを修正して、再
度シーケンス・プログラム等を格納して、デバッグ等を
再開する必要があり、取扱〔課題を解決するための手段
〕 本発明では上記課題を解決するために、入出力回路がモ
ジュール構造であるＰＣ（プログラマブル・コントロー
ラ）のモジュール構成変更方式において、 新たに取り付けるべき入出力モジュールのための新たな
Ｉ／Ｏ定義データを予めＲＡＭに記憶させるステップと
、 取り外そうとする旧モジュールの不在を宣言する定義デ
ータをＩ／Ｏ定義テーブルに設定するステップと、 前記旧モジュールのＩ／Ｏ定義データを前記Ｉ／Ｏ定義
テーブルから抹消するステップと、前記ＲＡＭに記憶さ
せておいた新たに取り付けるべき入出力モジュールのた
めの前記新たなＩ／Ｏ定義データを用いてＰＣの運転を
継続するステップと、 前記旧モジュールを取り外すステップと、前記新たに取
り付けるべき入出力モジュールを前記旧モジュールの跡
に取り付けるステップと、前記ＲＡＭに記憶させておい
た前記新たなＩ／Ｏ定義データを前記Ｉ／Ｏ定義テーブ
ルに格納するステップと、 前記Ｉ／Ｏ定義テーブルに格納した前記新たなＩ／Ｏ定
義データを用いてＰＣの運転を継続するステップとを含
み、 それにより、運転継続中にモジュール構成を変更出来る
ようにしたことを特徴とするＰＣのモジュール構成変更
方式が、 提供される。
常時入出力モジュールのスロットを監視し、取り除かれ
たモジュールのＩ／Ｏ定義デー’；’をＩ／Ｏ定義テー
ブルから取り外し、また、追加された入出力モジュール
のＩ／Ｏ定義データをＩ／Ｏ定義テーブルに格納して、
そのまま運転を続行する。
たモジュールのＩ／Ｏ定義デー’；’をＩ／Ｏ定義テー
ブルから取り外し、また、追加された入出力モジュール
のＩ／Ｏ定義データをＩ／Ｏ定義テーブルに格納して、
そのまま運転を続行する。
以下、本発明の一実施例を図面に基づいて説明する。
第１図に本発明のＰＣのモジュール構成変更方式を実施
するためのＰＣのブロック図を示す。プロセッサ１はＰ
Ｃ全体をＲＯＭ２に格納されたシステムプログラム２ａ
によって、管理及び制御する。ＲＡＭ３にはＩ／Ｏ定義
テーブルがあり、ＲＡＭ４にはＩ／Ｏ定義データが一旦
格納され、モジュールが変更された後にこのＩ／Ｏ定義
データ４ａはＩ／Ｏ定義テーブル３ａに移される。ＲＡ
Ｍ５にはＰＣの動作を決めるユーザプログラム５ａが格
納されている。これらのＲＡＭ３．４及び５は、図では
別個に示されているが、同じＲＡＭの領域を分割して格
納することもできる。６は表示装置、７はキーボードで
ある。
するためのＰＣのブロック図を示す。プロセッサ１はＰ
Ｃ全体をＲＯＭ２に格納されたシステムプログラム２ａ
によって、管理及び制御する。ＲＡＭ３にはＩ／Ｏ定義
テーブルがあり、ＲＡＭ４にはＩ／Ｏ定義データが一旦
格納され、モジュールが変更された後にこのＩ／Ｏ定義
データ４ａはＩ／Ｏ定義テーブル３ａに移される。ＲＡ
Ｍ５にはＰＣの動作を決めるユーザプログラム５ａが格
納されている。これらのＲＡＭ３．４及び５は、図では
別個に示されているが、同じＲＡＭの領域を分割して格
納することもできる。６は表示装置、７はキーボードで
ある。
８はＩ／Ｏモジュールインタフェースであり、それぞれ
、入力モジュールａ９１〜入カモジュールｎ９ｎ、出力
モジュールａ１１〜出カモジュールｎｌｎが接続されて
いる。図ではこれらのモジュールは並列に接続されてい
るが、各モジュールを直列に結合する場合もある。
、入力モジュールａ９１〜入カモジュールｎ９ｎ、出力
モジュールａ１１〜出カモジュールｎｌｎが接続されて
いる。図ではこれらのモジュールは並列に接続されてい
るが、各モジュールを直列に結合する場合もある。
これらの各モジュールをデバッグ時等の運転中に変更す
るための処理のについてフローチャート図を基に説明す
る。第２図に本発明のＰＣのモジュール構成変更方式の
処理のフローチャー１−図を示す。図において、Ｓに続
く数値はステップ番号を示す。
るための処理のについてフローチャート図を基に説明す
る。第２図に本発明のＰＣのモジュール構成変更方式の
処理のフローチャー１−図を示す。図において、Ｓに続
く数値はステップ番号を示す。
〔Ｓ１〕 Ｉ／Ｏ構成の変更がある場合はＳ２へいく。
Ｃ３２）Ｉ／Ｏ定義データを入力する。
〔Ｓ３〕入力されたＩ／Ｏ定義データ４ａをＲＡＭ４に
格納する。
格納する。
（Ｓ４）Ｉ／Ｏ定義テーブル３ａに従ってＩ／Ｏモジュ
ールに対してデータの読み込み、書き込みを行う。
ールに対してデータの読み込み、書き込みを行う。
〔Ｓ５〕モジユールの取り外しがあるか調べ、モジュー
ルの取り外しがあればＳ６へ、なければＳ４へ戻る。
ルの取り外しがあればＳ６へ、なければＳ４へ戻る。
〔Ｓ６〕モジユールの取り外しがあるのでＩ／Ｏ定義テ
ーブルにモジュールなしのデータを設定する。
ーブルにモジュールなしのデータを設定する。
（３７）Ｉ／Ｏ定義テーブル３ａに従ってＩ／Ｏモジュ
ールに対してデータの読み込み、書き込みを行う。
ールに対してデータの読み込み、書き込みを行う。
〔Ｓ８］新たに接続されたモジュールがあるか調べ、あ
ればＳ９へいき、なければＳ７へ戻りスキャンを続行す
る。
ればＳ９へいき、なければＳ７へ戻りスキャンを続行す
る。
（Ｓ９）ＲＡＭ４に格納したＩ／Ｏ定義データ４ａと接
続されたＩ／Ｏモジュールの識別番号を確認し、Ｉ／Ｏ
定義データ４ａをＲＡＭ３のＩ／Ｏ定義テーブル３ａに
設定する。
続されたＩ／Ｏモジュールの識別番号を確認し、Ｉ／Ｏ
定義データ４ａをＲＡＭ３のＩ／Ｏ定義テーブル３ａに
設定する。
このようにして、プログラマは変更使用とするモジュー
ルのＩ／Ｏ定義データを入力して、モジュールの変更を
行うことにより、ＰＣの運転を中止することなく、モジ
ュールの変更を行うことができる。
ルのＩ／Ｏ定義データを入力して、モジュールの変更を
行うことにより、ＰＣの運転を中止することなく、モジ
ュールの変更を行うことができる。
上記の説明ではモジュールの取り外しと追加で説明した
が、取り外しあるいは追加のみでも良いし、また、ある
モジュールを取り外したスロットに新しいモジュールを
追加することもできる。
が、取り外しあるいは追加のみでも良いし、また、ある
モジュールを取り外したスロットに新しいモジュールを
追加することもできる。
以上説明したように本発明では、ＰＣの運転中にモジュ
ールの変更を行うようにしたので、デパック等でのモジ
ュールの変更が簡単になり、デバッグ等の作業時間が短
縮される。
ールの変更を行うようにしたので、デパック等でのモジ
ュールの変更が簡単になり、デバッグ等の作業時間が短
縮される。
第１図は本発明のＰＣのモジュール構成変更方式を実施
するためのＰＣのブロック図、第２図は本発明のＰＣの
モジュール構成変更方式の処理のフローチャート図であ
る。 ９１〜９ ｎ １１〜Ｉｎ ＡＭ Ｉ／Ｏ定義テーブル ＡＭ Ｉ／Ｏ定義データ 表示装置 キーボード Ｉ／Ｏモジュールインタ フェース −・入力モジュール 出力モジュール 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 １−−−−−−−−−−プロセッサ ２−−−−−−−−−−−−−ＲＯＭ
するためのＰＣのブロック図、第２図は本発明のＰＣの
モジュール構成変更方式の処理のフローチャート図であ
る。 ９１〜９ ｎ １１〜Ｉｎ ＡＭ Ｉ／Ｏ定義テーブル ＡＭ Ｉ／Ｏ定義データ 表示装置 キーボード Ｉ／Ｏモジュールインタ フェース −・入力モジュール 出力モジュール 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 １−−−−−−−−−−プロセッサ ２−−−−−−−−−−−−−ＲＯＭ
Claims (2)
- （１）入出力回路がモジュール構造であるＰＣ（プログ
ラマブル・コントローラ）のモジュール構成変更方式に
おいて、 新たに取り付けるべき入出力モジュールのための新たな
Ｉ／Ｏ定義データを予めＲＡＭに記憶させるステップと
、 取り外そうとする旧モジュールの不在を宣言する定義デ
ータをＩ／Ｏ定義テーブルに設定するステップと、 前記旧モジュールのＩ／Ｏ定義データを前記Ｉ／Ｏ定義
テーブルから抹消するステップと、前記ＲＡＭに記憶さ
せておいた新たに取り付けるべき入出力モジュールのた
めの前記新たなＩ／Ｏ定義データを用いてＰＣの運転を
継続するステップと、 前記旧モジュールを取り外すステップと、 前記新たに取り付けるべき入出力モジュールを前記旧モ
ジュールの跡に取り付けるステップと、前記ＲＡＭに記
憶させておいた前記新たなＩ／Ｏ定義データを前記Ｉ／
Ｏ定義テーブルに格納するステップと、 前記Ｉ／Ｏ定義テーブルに格納した前記新たなＩ／Ｏ定
義データを用いてＰＣの運転を継続するステップとを含
み、 それにより、運転継続中にモジュール構成を変更出来る
ようにしたことを特徴とするＰＣのモジュール構成変更
方式。 - （２）前記Ｉ／Ｏ定義データはＩ／Ｏのアドレスとモジ
ュールの識別番号を含むことを特徴とする特許請求の範
囲第１項記載のＰＣのモジュール構成変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24318188A JPH0290301A (ja) | 1988-09-28 | 1988-09-28 | Ｐｃのモジュール構成変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24318188A JPH0290301A (ja) | 1988-09-28 | 1988-09-28 | Ｐｃのモジュール構成変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290301A true JPH0290301A (ja) | 1990-03-29 |
Family
ID=17100027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24318188A Pending JPH0290301A (ja) | 1988-09-28 | 1988-09-28 | Ｐｃのモジュール構成変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290301A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004501508A (ja) * | 2000-04-22 | 2004-01-15 | ピルツ ゲーエムベーハー アンド コー． | 安全スイッチング装置 |
-
1988
- 1988-09-28 JP JP24318188A patent/JPH0290301A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004501508A (ja) * | 2000-04-22 | 2004-01-15 | ピルツ ゲーエムベーハー アンド コー． | 安全スイッチング装置 |
| US6812596B2 (en) * | 2000-04-22 | 2004-11-02 | Pilz Gmbh & Co. | Safety switching device module arrangement |
| JP2011091440A (ja) * | 2000-04-22 | 2011-05-06 | Pilz Gmbh & Co Kg | 安全スイッチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3979148A1 (en) | Method and system for displaying machine learning automatic modeling procedure | |
| JPS6054012A (ja) | 数値制御装置 | |
| US4907190A (en) | Computer control system and method for effecting sequence controls and servo-controls | |
| JPS59114602A (ja) | プログラマブルコントロ−ラ | |
| JP3341064B2 (ja) | 制御プログラム作成装置 | |
| JPH1185264A (ja) | 状態データ収集方法及び制御装置 | |
| JPH07210232A (ja) | 数値制御装置 | |
| JP2767813B2 (ja) | 設計支援装置とプリント基板自動配置装置 | |
| JPH04156615A (ja) | システム立ち上げ方法 | |
| JP3260788B2 (ja) | ロボット制御装置及び方法 | |
| JPS61251926A (ja) | 外部記憶装置切替方法 | |
| JPS6170610A (ja) | 数値制御装置 | |
| US20200041982A1 (en) | Numerical controller | |
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 | |
| JPH1078817A (ja) | プログラマブル表示装置 | |
| JP3348682B2 (ja) | 再開制御装置および再開制御方法 | |
| JPH0619518A (ja) | プログラム呼出し方式 | |
| JPS61148531A (ja) | 演算処理デ−タの入力装置 | |
| JPH0262607A (ja) | プログラムチェック描画方式 | |
| JPS63157234A (ja) | プログラム修正方式 | |
| JPS62241023A (ja) | ユ−ザ領域拡張方法 | |
| JPS6349839A (ja) | 電子計算機システムの立上げ方式 | |
| JP2004139384A (ja) | シーケンス制御装置およびシーケンス制御方法 | |
| JPS61221835A (ja) | 記憶装置制御方式 | |
| JPS63308643A (ja) | ジョブ起動時の資源割当方式 |