JPH0328905A - プログラマブルコントローラの入出力転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はプログラマブルコントローラ（以下ＰＣとい
う）の入出力転送方法に関する。

［従来の技術］ 第８図は従来のＰＣの人出力転送方法を示すフローチャ
ートである。電源が投入されると、その初期設定処理の
１つとして実際の入力基板及び出力基板の装着情報に従
って入出力（以下Ｉ／Ｏという）配列情報を作成して例
えばＲＡＭなどのメモリに格納する（Ｓ８１）。そして
、ＰＣの動作中に１／Ｏ転送の演算動作に入ると（Ｓ８
２）　、予め作成されたＩ／Ｏ配列情報を読み出し（Ｓ
８３）　、その後処理が終了しているか否かを判断し（
Ｓｌｌ４）　、終了していなければ、次にする処理が入
力転送及び出力転送のいずれであるかを判断し（Ｓ８５
）　、入力転送であると判断されれば、入力基板のオン
・オフ情報を内部のステータス領域に取り込む（９８Ｂ
）。

出力転送であると判断されれば、内部のステータス領域
内のオン・オフ情報を出力基板へ出力する（３８Ｂ）。

［発明が解決しようとする課題］ 上記のような従来のＰＣのＩ／Ｏ転送方法においては、
入力転送又は出力転送のいずれか一方の処理しかできず
、処理速度に限界があった。

この発明はかかる問題点を解決するためになされたもの
であり、Ｉ／Ｏ転送の処理速度の向上を可能にしたＰＣ
のＩ／Ｏ転送方法を得ることを目的とする。

［課題を解決するための手段］ この発明に係るＰＣのＩ／Ｏ転送方法（請求項１記！ｔ
）は、入力基板及び出力基板の装着情報に基づいて入力
転送制御テーブル及び出力転送制御テーブルをそれぞれ
予め作成するテーブル作成工程と、出力転送制御テーブ
ルの出力転送情報をＤＭＡコントローラに設定し，ＤＭ
Ａコントローラにより出力転送情報に基づいて出力デー
タを出力基板に出力する出力転送工程と、入力転送制御
テーブルの入力転送情報を中央処理装置に設定し、中央
処理装置により入力転送情報に基づいて入力基板から入
力データを読み込んで入力する入力転送工程とを有する
。そして、出力転送工程と入力転送工程とを平行して行
う。

また、この発明に係るＰＣのＩ／Ｏ転送方法（請求項２
記載）は、上記とはテーブル作或工程は同じでるが、入
力転送工程をＤＭＡコントローラにより行ない、出力転
送工程を中央処理装置により行なうようにした点で相異
する。即ち、入力転送工程においては、入力転送制御テ
ーブルの入力転送情報をＤＭＡコントローラに設定し、
ＤＭＡコントローラにより該入力転送情報に基づいて入
力基板から入力データを入力する。また、出力転送工程
においては、出力転送制御テーブルの出力転送情報を中
央処理装置に設定し、中央処理装置により該出力転送情
報に基づいて出力データを出力基板に出力する。

［作　用］ この発明（請求項１記載）においては、入力転送制御テ
ーブル及び出力転送制御テーブルが予めそれぞれ作成さ
れる。そして、ｌ／０転送に際しては、ＤＭＡコントロ
ーラによる出力転送と中央処理装置による入力転送とが
平行して行われる。

また、この発明（請求項２記載）においては、上記と同
様に、入力転送制御テーブル及び出力転送制御テーブル
が予めそれぞれ作成される。そして、Ｉ／Ｏ転送に際し
ては、ＤＭＡコントローラによる入力転送と中央処理装
置による出力転送とが平行して行われる． ［実施例］ 第３図はこの発明の一実施例に係る方法を実施したＰＣ
のハード構成を示すブロック図である。

図において、＜１）はＣＰＵであり、（２）はＤＭＡコ
ントローラである。このＤＭＡコントローラ（２）は、
ＣＰＵ（１）に対してサイクルスチールにて動作できる
ものとする。（３）はＲＯＭ，（４）はＲＡＭであり、
（５）はＩ／Ｏ基板である。これらはバス（６）を介し
て相互に接続されている。

第１図は第３図のＰＣのＩ／Ｏ転送の動作を示したフロ
ーチャートであり、第２図はＤＭＡコントローラ（２）
による割り込み処理の動作を示すフローチャートである
。

第１図のフローチャートにおいて、電源の投入により、
Ｃ　Ｐ　Ｕ　（１）は実際のＩ／Ｏ基板（５）の装着情
報に従ってＩ／Ｏ配列情報を作成し、ＲＡＭ（４〉に格
納する（Ｓｌｌ）。第４図はＩ／Ｏ配列情報を示すテー
ブルであり、Ｉ／Ｏ番号の若い順に基板単位で、入力基
板又は出力基板の区別情報とその基板の点数とから構成
されている。次に、このＩ／Ｏ配列情報に基づいて入力
転送制御テーブル及び出力転送制御テーブルをそれぞれ
作或し、ＲＡ　Ｍ　（４）に格納する（Ｓ１２）。

第５図は入力転送制御テーブルを示した図であり、隣り
合わせで連続して配列されている入力基板群単位で構成
されている。このテーブルは、入力基板群に相当するス
テータス領域アドレスと、それに対応した入力ボートア
ドレスと、実際に処理を行うＲ　Ｏ　Ｍ　（３）内のア
ドレスヘジャンブする命令とにより構成されている。

第６図は出力転送制御テーブルを示した図であり、入力
転送制御テーブルと同様に作成されるが、隣り合わせで
連続して配列されている出力基板群で構成されている事
と、入力ボートアドレスに対して出力ボートアドレス、
またジャンプ命令に対して転送バイト数となっているの
が異なっている。

ここで、第１図のフローチャートに戻って、■／０転送
の処理が開始すると（Ｓｌ３）　、まず出力転送制御テ
ーブルの出力制御情報を読み出し（Ｓ１４）、出力処理
の有無を確認し（Ｓｌ５）　、有ると判断した場合には
出力転送制御テーブルの情報をＤＭＡコントローラ（２
）に設定し、ＤＭＡコントローラ（２）に出力転送指令
を供給して起動させる（８１Ｂ）。

ＤＭＡコントローラ（２）は設定された出力転送制御テ
ーブルの出力制御情報に基づいて出力転送を順次行って
いく。

一方、Ｃ　Ｐ　Ｕ　（１）は引き続き入力転送制御テー
ブルにより入力制御情報を読み出し（８１７）　、処理
が終了しているかいないかを判断し（Ｓｌ．８）　、終
了していない場合には入力転送を行う（Ｓ１９）。この
入力転送に際しては、入力転送制御テーブルからの入力
制御情報の読み出し及び入力転送を繰り返して行い（８
１７）（８１９）、入力転送制御テーブルの全内容の処
理が完了するまで継続する（８１ｇ）。

ＤＭＡコントローラ〈２）による出力転送は、ＤＭＡコ
ントローラ（２）によりＣ　Ｐ　Ｕ　（１）に対してサ
イクルスチールにて処理されるので、上記のステップ（
Ｓｌ７）〜（ＳＬ９）の入力転送と、ＤＭＡコントロー
ラ（２）による出力転送とが平行して処理されることに
なる。

ＤＭＡコントローラ（２）において、出力転送制御テー
ブルの出力制御情報に基づいた出力転送が終了すると、
Ｃ　Ｐ　Ｕ　（１）に対して割り込みがかかり、第２図
のフローチャートに示す割り込み処理が起動する。この
割り込み処理においては、まず、Ｃ　Ｐ　Ｕ　（１）の
レジスタの内容を退避させ（Ｓ２１）、出力転送制御テ
ーブルから出力制御情報を読み出し（Ｓ２２）　、処理
が完了していなければ（８２３）　、ＤＭＡコントロー
ラ（２）に出力転送制御テーブルの出力制御情報を設定
し、ＤＭＡコントローラ（２）に出力転送指令を出力し
て起動させる（Ｓ２４）。これにより、ＤＭＡコントロ
ーラ（２）はその出力制御情報に従って再び出力転送を
開始する。

一方、Ｃ　Ｐ　Ｕ　（１）はＤＭＡコントローラ（２）
に出力転送指令を出力した後、レジスタの内容を修復し
（Ｓ２６）　、その後、割り込み前の処理に戻る。

例えば第１図の入力転送（Ｓ１９）の途中で割り込みが
入ったとすれば、その入力転送の処理が再開される。

ＤＭＡコントローラ（２）による出力転送が終了する度
にＣ　Ｐ　Ｕ　（１）に対して第２図の割り込み処理が
なされ、出力転送制御テーブルの全ての出力制御情報に
ついての出力転送が終わると、ＤＭＡコントローラ（２
）による割り込み処理を終了させて（Ｓ２５）　、上述
の場合と同様に、Ｃ　Ｐ　Ｕ　（１）のレジスタの内容
を修復して（８２Ｇ）　、割り込み前の処理に戻る。

第７図はこの発明の他の実施例に係るＰＣの入出力転送
の動作を示したフローチャートである。

この実施例の場合には入力転送（Ｓ１９）の処理の後ス
テップ（Ｓｌ４）に戻り、入力転送の演算動作に入る前
に、出力転送の制御情報を読み出してＤＭＡコントロー
ラ（２）に転送指令を供給してＤＭＡコントローラ（２
）により出力転送をさせながらく８１４ＸＳ１５）（Ｓ
ｌ６）　、Ｃ　Ｐ　Ｕ　（１）による入力転送を行わせ
るようにしており、Ｃ　Ｐ　Ｕ　（１）に対する割り込
み処理を行わせなくとも、上述の実施例と同様に、入力
転送と出力転送との平行処理ができる。

ところで、ＤＭＡコントローラ（２）による転送（サイ
クルスチール）において、出力転送により出力１点を転
送する速度は入力転送により入力１点を転送する速度よ
り数倍速い。一方、上記実施例においては本来不要なＤ
ＭＡコントローラ（２）による転送時間が必要となり、
処理時間が増加する原因になるが、上記のように出力転
送が極めて速くその時間が短いので、従来の方法に比べ
てその処理時間が約１０〜３０％短縮されている。

なお、第１図及び第２図の実施例、並びに第７図の実施
例においては、出力転送をＤＭＡコントローラにより行
ない、入力転送を中央処理装置によって行なうようにし
た例を示したが、入力転送をＤＭＡコントローラにより
行ない、出力転送を中央処理装置によって行なってもよ
い。その場合には、第１図及び第２図の実施例において
は、第１図のフローチャートのステップ（Ｓｌ４）〜（
Ｓ１６）の「出力・・・」を「入力」と読み替えて入力
転送に関する処理を行ない、ステップ（Ｓｌ７）〜（３
１９）の「入力・・・」を「出力」に読み替えて出力転
送を行なう。また、第２図のフローチャート各ステップ
は入力転送についての処理に置き換えて入力転送を行な
う。

また、第７図のフローチャートにおいても同様でありス
テップ（３１４）〜（３１Ｂ）の「出力・・・」を「入
力」と読み替えて入力転送に関する処理を行ない、ステ
ップ（Ｓ１７）〜（３１９）の「入力・・・」を「出力
」に読み替えて出力転送を行なう。

また、第３図のブロック図において、ＤＭＡコントロー
ラ（２）はＣ　Ｐ　Ｕ　（１）に含まれた構成であって
もよいことはいうまでもない。

［発明の効果］ 以上のようにこの発明によれば、予め入力転送制御テー
ブル及び出力転送制御テーブルを作成し、ＤＭＡコント
ローラによる出力転送又は入力転送（サイクルスチール
）と中央処理装置による入力転送又は出力転送とを平行
して行うようにしたので、Ｉ／Ｏ転送の処理時間が著し
く速いものとなっている。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る方法を実施したＰＣ
のＩ／Ｏ転送の動作を示すフローチャート、第２図はＤ
ＭＡコントローラによる割り込み処理の動作を示したフ
ローチャート、第３図はこの発明の一実施例に係るＩ／
Ｏ転送方法を実施したＰＣのハード構成を示すブロック
図、第４図はＩ／Ｏ配列情報のテーブルを示した図、第
５図は入力転送制御テーブルを示した図、第６図は出力
転送制御テーブルを示した図、第７図はこの発明の他の
実施例に係る方法を実施したＰＣのＩ／Ｏ転送の動作を
示すフローチャート、第８図は従来のＩ／Ｏ転送方法を
示したフローチャートである。

Claims (2)

【特許請求の範囲】
1. （１）入力基板及び出力基板の装着情報に基づいて入力
   転送制御テーブル及び出力転送制御テーブルをそれぞれ
   予め作成するテーブル作成工程と、出力転送制御テーブ
   ルの出力転送情報をＤＭＡコントローラに設定し、ＤＭ
   Ａコントローラにより該出力転送情報に基づいて出力デ
   ータを出力基板に出力する出力転送工程と、 入力転送制御テーブルの入力転送情報を中央処理装置に
   設定し、中央処理装置により該入力転送情報に基づいて
   入力基板から入力データを読み込んで入力する入力転送
   工程と を有し、前記出力転送工程と前記入力転送工程とを平行
   して行うことを特徴とするプログラマブルコントローラ
   の入出力転送方法。
2. （２）入力基板及び出力基板の装着情報に基づいて入力
   転送制御テーブル及び出力転送制御テーブルをそれぞれ
   予め作成するテーブル作成工程と、入力転送制御テーブ
   ルの入力転送情報をＤＭＡコントローラに設定し、ＤＭ
   Ａコントローラにより該入力転送情報に基づいて入力基
   板から入力データを入力する入力転送工程と、 出力転送制御テーブルの出力転送情報を中央処理装置に
   設定し、中央処理装置により該出力転送情報に基づいて
   出力データを出力基板に出力する出力転送工程と を有し、前記入力転送工程と前記出力転送工程とを平行
   して行うことを特徴とするプログラマブルコントローラ
   の入出力転送方法。