JPH0290332A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0290332A JPH0290332A JP63242965A JP24296588A JPH0290332A JP H0290332 A JPH0290332 A JP H0290332A JP 63242965 A JP63242965 A JP 63242965A JP 24296588 A JP24296588 A JP 24296588A JP H0290332 A JPH0290332 A JP H0290332A
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- microinstruction
- signal
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
反度皇ヱ
本発明はデータ処理装置に関し、特にデータ処理装置に
おける障害発生時の故障箇所の特定化に関する。
おける障害発生時の故障箇所の特定化に関する。
従来技術
従来、データ処理装置においては、障害が発生したとき
に障害発生時のアドレスを表示し、そのアドレスのマイ
クロ命令を調査することにより障害箇所の特定化を行う
構造となっていた。
に障害発生時のアドレスを表示し、そのアドレスのマイ
クロ命令を調査することにより障害箇所の特定化を行う
構造となっていた。
このような従来のデータ処理装置では、障害発生時のア
ドレスを表示し、そのアドレスのマイクロ命令を調査す
ることにより障害箇所の特定化を行う構造となっていた
ので、障害箇所の特定化を行うにはそのマイクロ命令の
内容を知る必要があり、障害箇所の特定化を容易に行う
ことができないという欠点がある。
ドレスを表示し、そのアドレスのマイクロ命令を調査す
ることにより障害箇所の特定化を行う構造となっていた
ので、障害箇所の特定化を行うにはそのマイクロ命令の
内容を知る必要があり、障害箇所の特定化を容易に行う
ことができないという欠点がある。
良肌座且旬
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、障害発生時の障害箇所の特定化を容易に
行うことができるデータ処理装置の提供を目的とする。
されたもので、障害発生時の障害箇所の特定化を容易に
行うことができるデータ処理装置の提供を目的とする。
九肌Ω且蕪
本発明によるデータ処理装置は、マイクロ命令のレジス
タ指定部により指定されるレジスタの内容に基づいて演
算を行うデータ処理装置であって、前記レジスタ指定部
の内容を保持する保持手段と、前記レジスタからの出力
データにおいてエラーを検出する検出手段と、前記検出
手段により前記エラーか検出されたとき、前記保持手段
への前記レジスタ指定部の内容の保持を停止するよう制
御する制御手段とを有することを特徴とする。
タ指定部により指定されるレジスタの内容に基づいて演
算を行うデータ処理装置であって、前記レジスタ指定部
の内容を保持する保持手段と、前記レジスタからの出力
データにおいてエラーを検出する検出手段と、前記検出
手段により前記エラーか検出されたとき、前記保持手段
への前記レジスタ指定部の内容の保持を停止するよう制
御する制御手段とを有することを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の−・実施例の構成を示すプロ・ツク図
である。図において、マイクロ命令レジスタ1にはオペ
レーションコード部(OP)と、サブオペレーションコ
ード部(Sub−OP)と、論理演算ユニット(ALU
)10に入力されるレジスタを指定するレジスタ指定部
A、Bと、論理演算ユニッ1−10の出力を格納するレ
ジスタを指定するレジスタ指定部りとからなるマイクロ
命令が格納される。
である。図において、マイクロ命令レジスタ1にはオペ
レーションコード部(OP)と、サブオペレーションコ
ード部(Sub−OP)と、論理演算ユニット(ALU
)10に入力されるレジスタを指定するレジスタ指定部
A、Bと、論理演算ユニッ1−10の出力を格納するレ
ジスタを指定するレジスタ指定部りとからなるマイクロ
命令が格納される。
マイクロ命令のレジスタ指定部Aの内容は信号線100
を介してレジスタ2およびデコーダ4に送出され、レジ
スタ指定部Bの内容は信号線101を介してデコーダ5
に送出される。
を介してレジスタ2およびデコーダ4に送出され、レジ
スタ指定部Bの内容は信号線101を介してデコーダ5
に送出される。
デコーダ4.5は大々マイクロ命令レジスタ1からのレ
ジスタ指定部A、Bの内容をデ:1−ドし、信号線10
4〜107を介して夫々レジスタ6〜9にイネーブル信
号を出力する。
ジスタ指定部A、Bの内容をデ:1−ドし、信号線10
4〜107を介して夫々レジスタ6〜9にイネーブル信
号を出力する。
レジスタ6〜9は各々に保持された内容を、デコーダ4
,5からのイネーブル信号に応答してバス108,10
9を介して論理演算ユニット10およびパリティチエツ
ク回路11に送出する6論理演算ユニット10ではマイ
クロ命令のレジスタ指定部Aの内容により指定されるレ
ジスタ67からの内容と、マイクロ命令のレジスタ指定
部Bの内容により指定されるレジスタ8.9からの内容
とをオペレーションコード部およびサブオペレーション
コード部の内容にしたがって演算を行い、その演算結果
を信号線110を介してマイクロ命令のレジスタ指定部
りの内容により指定されるレジスタに出力して格納する
。
,5からのイネーブル信号に応答してバス108,10
9を介して論理演算ユニット10およびパリティチエツ
ク回路11に送出する6論理演算ユニット10ではマイ
クロ命令のレジスタ指定部Aの内容により指定されるレ
ジスタ67からの内容と、マイクロ命令のレジスタ指定
部Bの内容により指定されるレジスタ8.9からの内容
とをオペレーションコード部およびサブオペレーション
コード部の内容にしたがって演算を行い、その演算結果
を信号線110を介してマイクロ命令のレジスタ指定部
りの内容により指定されるレジスタに出力して格納する
。
パリティチエツク回路11はマイクロ命令のレジスタ指
定部Aの内容により指定されるレジスタ6.7からの内
容のパリデイチエツクを行い、そのパリティチエツクの
結果を信号線111を介してレジスター2に出力する。
定部Aの内容により指定されるレジスタ6.7からの内
容のパリデイチエツクを行い、そのパリティチエツクの
結果を信号線111を介してレジスター2に出力する。
レジスター2はパリティチエツク回路11からの出力信
号によりセットされ、信号線112を介して入力される
リセット信号によりリセットされる。
号によりセットされ、信号線112を介して入力される
リセット信号によりリセットされる。
また、レジスター2の状態値は信号線103を介して診
断プロセッサ3および信号発生回路13に送出される。
断プロセッサ3および信号発生回路13に送出される。
信号発生回路13はレジスター2の状態値に応じて、信
号1i113を介して入力されるクロック信号を信号線
114を介してレジスタ2に送出する。
号1i113を介して入力されるクロック信号を信号線
114を介してレジスタ2に送出する。
レジスタ2は信号発生回路13からの出力信号に応答し
て、マイクロ命令レジスターからのマイクロ命令のレジ
スタ指定部Aの内容を保持する。
て、マイクロ命令レジスターからのマイクロ命令のレジ
スタ指定部Aの内容を保持する。
診断プロセッサ3はレジスター2の状態値によりパリテ
ィエラーの発生の有無を判別し、パリティエラーが発生
したことを知ると、信号線115を介してレジスタ2に
選択信号を出力する。レジスり2は診断プロセッサ3か
らの選択信号に応答して、保持しているマイクロ命令の
レジスタ指定部Aの内容を信号線102を介して診断プ
ロセッサ3に送出する。
ィエラーの発生の有無を判別し、パリティエラーが発生
したことを知ると、信号線115を介してレジスタ2に
選択信号を出力する。レジスり2は診断プロセッサ3か
らの選択信号に応答して、保持しているマイクロ命令の
レジスタ指定部Aの内容を信号線102を介して診断プ
ロセッサ3に送出する。
第2図は本発明の一実施例の動作を示すタイムチャート
である。これら第1図および第2図を用いて本発明の一
実施例の動作について説明する。
である。これら第1図および第2図を用いて本発明の一
実施例の動作について説明する。
サイクル10〜11間でレジスター2に信号線112を
介してリセット信号が入力されて、レジスタ12か“L
”にリセットされると、レジスター2の状態値” L
”が診断プロセッサ3および信号発生回路13に出力さ
れる。
介してリセット信号が入力されて、レジスタ12か“L
”にリセットされると、レジスター2の状態値” L
”が診断プロセッサ3および信号発生回路13に出力さ
れる。
信号発生回路13ではレジスター2の状態値” L ”
に応じて、信号線113を介して入力されるクロック信
号を信号線114を介してレジスタ2に送出する。
に応じて、信号線113を介して入力されるクロック信
号を信号線114を介してレジスタ2に送出する。
レジスタ2では信号発生回路13からのパルス信号に応
答して、サイクルT1においてサイクル1゛0〜1゛1
間で実行中のマイクロ命令のレジスタ指定部Aの内容が
セットされる。以後、レジスタ2では信号発生回路13
からのパルス信号が入力される毎に、実行中のマイクロ
命令のレジスタ指定部への内容がセットされる。
答して、サイクルT1においてサイクル1゛0〜1゛1
間で実行中のマイクロ命令のレジスタ指定部Aの内容が
セットされる。以後、レジスタ2では信号発生回路13
からのパルス信号が入力される毎に、実行中のマイクロ
命令のレジスタ指定部への内容がセットされる。
次に、サイクルT2〜1゛3間において、信号線105
を介してレジスタ7に入力されるデコーダ4からのイネ
ーブル(+lS ”/か°°1ビとなり、レジスタ7の
内容がバス108を介して論理演算ユニット10に送出
されているときに、パリティチエツク回17811でエ
ラーが検出されると、パリティチエツク回rR111か
らレジスタ12への出力信号か“’ H”となってレジ
スタ12がセラ1〜される。
を介してレジスタ7に入力されるデコーダ4からのイネ
ーブル(+lS ”/か°°1ビとなり、レジスタ7の
内容がバス108を介して論理演算ユニット10に送出
されているときに、パリティチエツク回17811でエ
ラーが検出されると、パリティチエツク回rR111か
らレジスタ12への出力信号か“’ H”となってレジ
スタ12がセラ1〜される。
レジスタ12ではその状態値“’ H”がサイクル1゛
3において診断プロセッサ3および信号発生回路13に
送出される。
3において診断プロセッサ3および信号発生回路13に
送出される。
信号発生回路13ではレジスタ12の状態値“’]−1
”に応じて、これ以後パルス信号を発生することなく、
” H”の信号を信号線114を介してレジスタ2に送
出する。
”に応じて、これ以後パルス信号を発生することなく、
” H”の信号を信号線114を介してレジスタ2に送
出する。
したがって、レジスタ2ではサイクル゛F3においてサ
イクルT2・〜1゛3間で実行中のマイクロ命令のレジ
スタ指定部Aの内容かセットされ、このレジスタ指定部
Aの内容が保持され続ける。
イクルT2・〜1゛3間で実行中のマイクロ命令のレジ
スタ指定部Aの内容かセットされ、このレジスタ指定部
Aの内容が保持され続ける。
また、診断プロセッサ3ではレジスタ12の状態値“H
′”によりパリティエラーの発生を知り、信号線115
を介してレジスタ2に選択信号を出力し、レジスタ2の
内容を読取る。このとき、レジスタ2にはパリティエラ
ーが発生したときのマイクロ命令のレジスタ指定部Aの
内容が保持されているので、障害発生時の障害箇所の特
定化が容易となる。
′”によりパリティエラーの発生を知り、信号線115
を介してレジスタ2に選択信号を出力し、レジスタ2の
内容を読取る。このとき、レジスタ2にはパリティエラ
ーが発生したときのマイクロ命令のレジスタ指定部Aの
内容が保持されているので、障害発生時の障害箇所の特
定化が容易となる。
尚、マイクロ命令のレジスタ指定部Bにより指定される
レジスタ8.9からの出力データにパリティエラーが検
出されたときにレジスタ指定部Bの内容を保持するには
、上述の回路構成と同様の回路構成とすることにより可
能となる。
レジスタ8.9からの出力データにパリティエラーが検
出されたときにレジスタ指定部Bの内容を保持するには
、上述の回路構成と同様の回路構成とすることにより可
能となる。
このように、各サイクル毎にマイクロ命令レジスタ1に
セットされたマイクロ命令のレジスタ指定部Aの内容を
レジスタ2に保持させ、レジスタ指定部Aにより指定さ
れるレジスタ6.7からの出力データにエラーが検出さ
れたときに、レジスタ2における保持動作を停止させる
ようにすることによって、エラー発生時のレジスタ指定
部Aの内容が得られるため、障害発生時の障害箇所の特
定化を容易に行うことができる。
セットされたマイクロ命令のレジスタ指定部Aの内容を
レジスタ2に保持させ、レジスタ指定部Aにより指定さ
れるレジスタ6.7からの出力データにエラーが検出さ
れたときに、レジスタ2における保持動作を停止させる
ようにすることによって、エラー発生時のレジスタ指定
部Aの内容が得られるため、障害発生時の障害箇所の特
定化を容易に行うことができる。
発明の詳細
な説明したように本発明は、マイクロ命令のレジスタ指
定部により指定されるレジスタの内容に基づいて演算を
行うデータ処理装置において、各サイクル毎にマイクロ
命令のレジスタ指定部の内容を保持するようにし、該レ
ジスタからの出力データにおいてエラーが検出されたと
き、該レジスタ指定部の内容の保持動作を停止するよう
にすることによって、障害発生時の障害箇所の特定化を
容易に行うことができるという効果がある。
定部により指定されるレジスタの内容に基づいて演算を
行うデータ処理装置において、各サイクル毎にマイクロ
命令のレジスタ指定部の内容を保持するようにし、該レ
ジスタからの出力データにおいてエラーが検出されたと
き、該レジスタ指定部の内容の保持動作を停止するよう
にすることによって、障害発生時の障害箇所の特定化を
容易に行うことができるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は本発明の一実施例の動作を示すタイムチャートで
ある。 主要部分の符号の説明 1・・・・・・マイクロ命令レジスタ 2、6〜9゜ 12・・・・・・レジスタ 3・・・・・・診断プロセッサ 11・・・・・・パリティチエツク回路13・・・・・
・信号発生回路
2図は本発明の一実施例の動作を示すタイムチャートで
ある。 主要部分の符号の説明 1・・・・・・マイクロ命令レジスタ 2、6〜9゜ 12・・・・・・レジスタ 3・・・・・・診断プロセッサ 11・・・・・・パリティチエツク回路13・・・・・
・信号発生回路
Claims (1)
- (1)マイクロ命令のレジスタ指定部により指定される
レジスタの内容に基づいて演算を行うデータ処理装置で
あって、前記レジスタ指定部の内容を保持する保持手段
と、前記レジスタからの出力データにおいてエラーを検
出する検出手段と、前記検出手段により前記エラーが検
出されたとき、前記保持手段への前記レジスタ指定部の
内容の保持を停止するよう制御する制御手段とを有する
ことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242965A JPH0290332A (ja) | 1988-09-28 | 1988-09-28 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242965A JPH0290332A (ja) | 1988-09-28 | 1988-09-28 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290332A true JPH0290332A (ja) | 1990-03-29 |
Family
ID=17096865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63242965A Pending JPH0290332A (ja) | 1988-09-28 | 1988-09-28 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290332A (ja) |
-
1988
- 1988-09-28 JP JP63242965A patent/JPH0290332A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0869391A (ja) | データ・プロセッサとその方法 | |
| JPH0290332A (ja) | データ処理装置 | |
| JP2511151B2 (ja) | デ―タ処理装置 | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JP3157242B2 (ja) | マイクロ・プログラム制御におけるエラー処理方法 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPS6278630A (ja) | 情報処理装置 | |
| JPH02190943A (ja) | 擬似障害発生装置 | |
| JPH05158808A (ja) | マイクロプログラム制御装置 | |
| JPH01191948A (ja) | 診断制御装置 | |
| JPH01274255A (ja) | データ処理装置 | |
| JPS6048549A (ja) | マイクロプロセッサの状態表示回路 | |
| JPH0322035A (ja) | マイクロプロセッサの障害回避方式 | |
| JPH04239923A (ja) | ソフトビジブルレジスタのエラー回復方式 | |
| JPS58125152A (ja) | デ−タ処理装置 | |
| JPH01197845A (ja) | 情報処理装置 | |
| JPH0298746A (ja) | マイクロプロセッサの障害回避方式 | |
| JPH0486932A (ja) | メモリ障害検出方式 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPS6051135B2 (ja) | パリテイビツト付加による命令語の検定方式 | |
| JPH01232445A (ja) | 疑似エラー発生方式 | |
| JPS60193047A (ja) | マイクロプログラムのロ−ドチエツク方式 | |
| JPS5999506A (ja) | シ−ケンサの演算方式 |