JPH0290609A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0290609A
JPH0290609A JP24297288A JP24297288A JPH0290609A JP H0290609 A JPH0290609 A JP H0290609A JP 24297288 A JP24297288 A JP 24297288A JP 24297288 A JP24297288 A JP 24297288A JP H0290609 A JPH0290609 A JP H0290609A
Authority
JP
Japan
Prior art keywords
wafer
impurities
impurity concentration
type
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24297288A
Other languages
English (en)
Inventor
Akio Inagaki
稲垣 明夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP24297288A priority Critical patent/JPH0290609A/ja
Publication of JPH0290609A publication Critical patent/JPH0290609A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、より特定的には
半導体装置としての個別半導体素子や半導体集積回路装
置をシリコンウェハ内にその一方の主面側から不純物を
拡散することにより作り込む方法に関する。
〔従来の技術〕
シリコン半導体装置の製作に当たっては、周知のように
それが個別半導体素子であるか半導体集積回路装置であ
るかに関せず、半導体装置はシリコンウェハ内に複数個
作り込んだ上で単体に切り離される。半導体装置の基体
としてのウェハは、よく知られているようにふつうは半
導体基板あるいはその上にエピタキシャル層を成長させ
たものに、集積回路装置用の場合の接合分離層等の必要
な半導体領域をあらかじめ拡散して調製される。
このウェハ内に半導体装置用の半導体層をp形やn形で
作り込むに際しては、ウェハの1対の主面中のふつうは
もっばら一方からそれ用の不純物が拡散される。第3図
は、かかるウェハlOの図では上面であるその一方の主
面側から、不純物を拡散して作り込まれる半導体装置の
若干例を示すものである。
第3図(a)は個別半導体素子としてのnpnバイポー
ラトランジスタBTnを示す、この場合のウェハlOに
は、高不純物濃度のn形の半導体基板1の上に成長され
たエピタキシャル層等のn形の低不純物濃度領域6を設
けたものが用いられる。トランジスタはこの低不純物濃
度領域6をn形のコレクタ領域とし、ウェハ10の上面
に付けた酸化シリコン膜12をマスクとして、ベース層
用のP形の低不純物濃度層22とエミツタ層用のn形の
高不純物濃度層23とをそれぞれ図示のように拡散して
作り込まれる。
第3図(ロ)は個別半導体素子としてのサイリスタTh
を示し、この場合のウェハlOには高不純物濃度をもつ
n形の半導体基板1の図の下面から高不純物濃度領域4
および低不純物濃度領域5を1図の上面から高不純物濃
度領域7をそれぞれ拡散したものが用いられる。サイリ
スタ用の4層構造を作るため、このウェハ10の上面か
ら上述と同様に酸化シリコン膜12をマスクとして、p
形の低不純物濃度層22およびn形の高不純物濃度層2
3が順次拡散される。
第3図(C)はバイポーラ集積回路装置用のnpn )
ランジスタBTnとpnp )ランジスタBTpを示し
、この場合のウェハ10には低不純物濃度のp形の半導
体基Fi2上にエピタキシャル層を成長させてn形の低
不純物濃度領域6とし、その上面から接合分離用にP形
の高不純物濃度領域7を拡散したものが用いられる。n
pn )ランジスタBTnは低不純物濃度領域6をn形
のコレクタ領域として、ウェハ10の上面からp形の低
不純物濃度層22をベース層用に、n形の高不純物濃度
層23をエミツタ層およびコレクタコンタクト層用に順
次拡散して作り込まれる。PnP )ランジスタBTp
は低不純物濃度領域6をn形のベース領域として、p形
の低不純物濃度N22をコレクタ層およびエミツタ層用
に。
n形の高不純物濃度層23をベースコンタクト層用にそ
れぞれ拡散して作り込まれる。
〔発明が解決しようとする課題〕
上述のようにウェハに半導体装置を作り込む際には、そ
の半導体層用の不純物をウェハの一方の主面側、第3図
の例では上面側から拡散するのであるが、時としてウェ
ハの他方の主面側から不純物が逸出して一方の土面側へ
の不純物の拡散に悪影響を及ぼし、あるいは逆に一方の
主面側に拡散すべき不純物が他方の主面側の不純物濃度
に悪影響を及ぼしてしまう問題がある。これを第2図を
参照して説明する。
第2図は不純物拡散に当たり、不純物をウェハの表面部
分に導入しあるいはこの表面部分に導入された不純物を
ウェハ内に熱拡散させるため、通例のように複数個のウ
ェハlOをボー)15上ニ並べて加熱炉30の石英管3
1内に装入した状態を示す。
石英管31はふつうは電熱器である加熱手段33により
一触的には950〜1250℃の高温に加熱され、かつ
熱マフラ管34により均熱化されており、蓋32がかぶ
せられている側からボート15が図示のようにその均熱
帯に装入される。この石英管31内には、不純物の導入
時には所定量の不純物を含む不活性ガスが、不純物の熱
拡散時にはふつう酸素を若干含む不活性ガスが図でGで
示すようにそれぞれ通流される。
これかられかるように、不純物の導入時には石英管31
内はウェハに導入すべき不純物を含むガスふん囲気で満
たされており、従ってこの意味では不純物は目的とする
ウェハの一方の主面側だけでなく、他方の主面側にも導
入されてしまうことになるが、幸いこの他方の主面側に
はふつう以前の工程で熱酸化膜が形成されており、この
酸化シリコン膜が他方の主面側への不純物導入を実質上
阻止する役目を果たす、しかし、この酸化シリコン膜が
なんらかの原因で不充分であると、不純物の異常導入が
発生することになる。
また、不純物の高温下の熱拡散時にはガスふん囲気内に
元々は不純物は含まれてはいないが、ウェハの両生面側
からそれぞれ不純物がふん囲気ガス内に逸出ないしは逆
拡散しやす(、このふん囲気を介して不純物が一方の主
面側から他方の主面側にあるいはその逆方向に拡散して
しまうことになる。もちろん、この場合にもウェハの他
方の主面側の酸化シリコン膜がかかる異常拡散を阻止す
る役目を果たすが、それがたまたま不充分であると異常
拡散が発生してしまうのである。
例えば、前の第3図(a)のnpn )ランジスタBT
nでは、そのベース層であるp形の低不純物濃度層22
の不純物の熱拡散時に、高不純物濃度のn形の半導体基
板1からの異常拡散によってこのベース層内の不純物濃
度が変動し、トランジスタの特性に大きなばらつきが発
生することがある。また、同図(ロ)のサイリスクTh
の例では、n形の高不純物濃度層23用の不純物導入時
の異常導入およびその熱拡散時の異常拡散によって、p
形であるべき低不純物濃度領域5の表面がn形に変化し
てしまうことがある。さらに、同図幹)のバイポーラ集
積回路装置の場合はそれほど深刻ではないが、n形の高
不純物濃度11123の熱拡散時の異常拡散により、通
常は接地されるp形の半導体基板2の表面の不純物濃度
が変動しないしはn形化して、接地抵抗が不安定になる
ことがある。
かかる問題への対策として、例えば熱拡散時のガスふん
囲気内の酸素量を増してウェハの他方の主面側に酸化シ
リコン膜が形成されやすくし、あるいは第2図のように
ボート15上にウェハ10を並べる際に、その一方の主
面同士ないしは他方の主面同士が向かい合うように配列
する等の手段が従来からとられているが、問題を完全に
解決し得るまでには至らず、いずれも石英管31内がも
ともと不純物を含むガスで満たされる不純物導入時には
あまり効果を発揮することはできない。
本発明はかかる従来の問題点を解消して、不純物の導入
時の異常導入や不純物の熱拡散時の異常拡散を有効に防
止することができる半導体装置の製造方法を得ることを
目的とする。
CHMを解決するための手段〕 この目的は本発明によれば、冒頭記載のようにシリコン
ウェハ内にその一方の主面側から不純物を拡散すること
により半導体装置を作り込むに際して、ウェハの他方の
主面側の全面に窒化シリコン膜を熱CVD法により被覆
して置いた上で、化学的エツチングを用いるフォトプロ
セスにより酸化シリコン膜のマスクを形成する工程と、
マスクを用いて不純物を選択的にウェハの表面部に導入
する工程と、導入不純物をウェハ内に熱拡散させる高温
加熱工程とを進めるようにすることによって達成される
なお、本発明を実施するに当たって上記構成中の窒化シ
リコン膜の厚みは、1000〜3000人とするのが好
適であり、さらに1500〜2000人とするのが最も
望ましい。
〔作用〕
本発明は窒化シリコン膜の高温下での不純物に対する優
れた非透過性を利用して課題を解決するものである。上
述の酸化シリコン膜は窒化シリコン膜のような非透過性
を必ずしも備えず、例えばp形不純物のボロンに対して
はいわゆる偏析によってシリコン内の不純物を吸い出す
こと・からもわかるように、むしろ不純物をいわば吸い
取る性質を有するが、同時にこの吸収した不純物をその
表面から逸出させやすい欠点がある。従って、この意味
では本発明における窒化シリコン膜は酸化シリコン膜と
は逆の性質をもつ、もっとも、窒化シリコン膜が常に不
純物に対する非透過性をもつわけではなく、例えばプラ
ズマCVD法によるものは多孔質になりやすい、このた
め、本発明方法では熱CVD法による緻密な膜質の窒化
シリコン膜を用いて、p形およびn形の不純物に対して
充分な非透過性をもたせる。
本発明方法では窒化シリコン膜のこの非透過性を利用し
て、上記構成にいうように不純物が拡散されるとは反対
のウェハの他方の主面側に窒化シリコン膜を全面被覆し
て置くことにより、不純物の導入時にはガスふん囲気内
の不純物がウニへの他方の主面側に導入されるのを防止
するともに、不純物の熱拡散時にもウェハの一方の主面
側からの逸出不純物の他方の主面側への侵入および他方
の主面側からの不純物の逸出を防止する。
窒化シリコン膜が持つもう一つの利点は、不純物導入用
のマスクとしてふつう用いられる酸化シリコン膜の化学
エツチング時にほとんど損傷を受けないことである。各
半導体層のパターンを決めるフォトプロセスにおける酸
化シリコン膜の化学エツチングには、よく知られている
ようにふつうふり酸系のエツチング液が用いられるが、
窒化シリコン膜のこれによるエツチング率は、酸化シリ
コン膜より少な(とも1桁低くふつう20分の1程度に
しか過ぎない、従9て、本発明方法による窒化シリコン
膜は、ウェハの一方の主面側で酸化シリコン膜の化学エ
ツチングが複数回なされても、従来と異なりその他方の
主面に対する上述の保護効果が実質上火われることがな
い。
以上かられかるように、本発明によりウェハの他方の主
面側に窒化シリコン膜を熱CVD法により被覆して置け
ば、化学的エツチングを用いるフォトプロセスにより酸
化シリコン膜のマスクを形成する工程中に窒化シリコン
膜が損傷を受けることがなく、このマスクを用いて不純
物を選択的にウェハの一方の主面側に導入する工程中に
他方の主面側に不純物が異常導入されず、また導入不純
物をウェハ内に熱拡散させる高温加熱工程中に両生面間
に不純物の異常な相互拡散が発生することもなくなるの
で、これによって本発明に対する前述の課題が解決され
る。
〔実施例〕
以下、図を参照しながら本発明の詳細な説明する。第1
図は前に説明した第3図に相当する半導体装置の断面で
、同図(a)〜(C)は個別半導体素子に、同図(4〜
(f)は半導体集積回路装置に本発明方法をそれぞれ適
用した実施例を示す、この第1図の前の第3図と同じ部
分には同じ符号が付されているので、これと説明が重複
する部分は一切省略することとする。第1図(a)〜(
f)に示されたすべての実施例では、ウェハ10の他方
の主面1図では下面は本発明に基づき窒化シリコン膜1
1で覆われており、まずこの被覆要領を説明する。
本発明方法における窒化シリコン膜11は、減圧CVD
法と通称される熱CVD法により、例えばジクロールシ
ラン1部とアンモエフ10部とを混合した反応ガスの0
.5 Torrのふん囲気下で、ウェハ温度’750℃
の条件で30分〜1時間掛けて1500人程度0厚みに
成長させるのが好適である。このようにやや低めの温度
で時間を長めに掛けて窒化シリコン膜11を成長させる
ことにより、その膜質を緻密にして高温下での不純物に
対する非透過性を良好にすることができる。
窒化シリコン膜11の厚みについては、1000Å以下
になると非透過性が充分でなくなり、かつ酸化シリコン
膜用のぶつ酸系エツチング液によって損耗しやすくなる
。また、膜厚が3000Å以上になると、ウェハに高温
履歴が掛かったときに細かなりラックが膜に入りやすく
なり、このため非透過性や耐エツチング液性が逆に低下
しやすい、従ってこの窒化シリコン膜11の厚みは、1
000〜3000人の間で実用的にはエツチング液にあ
たる回数に応じて選択するのがよいが、ふつうは150
0〜2000人の間に選ぶのが最も望ましい。
第1図(a)はダイオードDに本発明を適用した実施例
を示し、この例でのウェハlOには、高不純物濃度のn
形の半導体基板lの上に、エピタキシャル層等のn形の
低不純物濃度領域6を設けたものが用いられ、窒化シリ
コン膜11はこのウェハlOの下面を全面被覆するよう
に設けられる。n形の低不純物濃度領域6とダイオード
接合を作るため、p形の高不純物濃度層21が、ウェハ
10の上面から不純物として例えばポロンを、酸化シリ
コン膜12をマスクとして高温下で導入かつ熱拡散させ
ることにより図示のように作り込まれる。
この例ではp形の高不純物濃度層21用のボロン導入時
に、従来はn形の半導体基板lの下面にもボロンが若干
導入されてその高不純物濃度の低下を来し、このために
下面に付けられる電極との接続抵抗が増加する傾向があ
ったが、本発明方法の実施によりこの不純物の異常導入
問題を完全に防止することができる。
なお、以下の実施例についても同じであるが、酸化シリ
コン膜12に対するマスク窓明は用の化学エツチング液
としては、本発明方法の実施上は例えばぶつ酸1部とふ
う化アンモニウム4部を混合したいわゆるバッフアート
液を酸化シリコン膜12の厚みに応じて水で適宜希釈し
たものを用いるのが好適である。このエツチング液は酸
化シリコンll112に対して例えば毎分1000人の
エツチング速度をもつが、窒化シリコン11111に対
しては毎分50人程度の充分低いエツチング速度をもつ
第1図(ロ)は前に説明した第3図(a)に対応するも
ので、ウェハlOには前と同様なものが用いられ、窒化
シリコン膜11はその下面に被覆される。この実施例で
は、spa )ランジスタBTnのベース層としてのp
形の低不純物濃度層22の不純物の熱拡散時に、高不純
物濃度の半導体基板lから逸出したn形不純物によりそ
の不純物濃度が不安定になる問題を解消することができ
る。
第1図(C)のサイリスタThは第3rM(ロ)に対応
するもので、この実施例では窒化シリコン膜11をp形
の高不純物濃度領域7の拡散が済んだウェハ10の下面
に付けることでもよいが、p形の低不純物濃度領域5の
拡散が済んだ段階で付ける方が望ましく、これによって
このp形の領域5の不純物濃度の異常上昇を予防できる
。この例では、n形の高不純物濃度23の拡散時のp形
の低不純物濃度層5の不純物濃度の異常低下ないしはn
形化を、本発明による窒化シリコン膜11によって防止
することができる。
第1図(ロ)のバイポーラ集積回路装置は第3図(C)
に対応するもので、この例ではふつうエピタキシャル層
であるn形の低不純物濃度領域6を接合分離するp形の
高不純物濃度領域7の拡散前または後のウェハ10の下
面に窒化シリコン11が被覆される。この例での窒化シ
リコン11は、バイポーラトランジスタのベース層等の
n形の高不純物濃度層23の拡散時に、低不純物濃度を
もつp形の半導体基板2の下面の不純物濃度が異常低下
しないしはn形化するのを防止することができる。
第1図(e)はMO3集積回路装置に本発明を適用した
実施例を示す、この例では、ウェハlOにn形の低不純
物濃度の半導体基板3そのままが用いられており、窒化
シリコン1111はその下面に被覆される。nチャネル
電界効果トランジスタFTnのウェルとしてまずp形の
低不純物濃度層22がウェハ10の上面から拡散され、
次に図では2個の電界効果トランジスタに対して、ゲー
ト24がウェハlOの表面上に薄いゲート酸化膜を介し
て図示のようにそれぞれ設けられる。
ついで、nチャネル電界効果トランジスタPTnおよび
pチャネル電界効果トランジスタFTPのソースおよび
ドレイン用に、それぞれn形およびp形の不純物が通例
のようにゲートをマスクとしてイオン注入法によって導
入され、その熱拡散によりn形の高不純物濃度層25お
よびp形の高不純物濃度層26が作り込まれる。この実
施例における窒化シリコン膜11は、p形の高不純物濃
度1126の熱拡散時に、半導体基板3の下面のn形の
不純物濃度が異常低下ないしはp形化するのをを予防す
る効果がとくに高い。
第1図(f)は本発明を前述とは異なる目的で、いわゆ
る誘電体分離されたウェハlOを用いるこの例ではBi
MO3集積回路装置に適用した実施例を示す、この例に
おけるウェハlOはn形の低不純物濃度領域3が酸化シ
リコン膜等の誘電体118によヮて多結晶シリコンN域
9から絶縁ないしは誘電体分離された構造をもち、各低
不純物濃度領域3内に例えば図示のようにnpn )ラ
ンジスタBTnやPチャネル電界効果トランジスタpt
pが作り込まれるが、ウェハlOの下面の多結晶シリコ
ンの表面が粗面であってそれからシリコンの微粉が脱落
しやすく、この脱落防止のために窒化シリコン膜11が
多結晶シリコンの表面に被覆される。これによって、ウ
ェハ10から脱落した微粉がフォトプロセス用装置や不
純物の拡散装置内を汚染して、集積回路装置の製作歩留
まりが低下するのを有効に防止することができる。
この実施例においても、各低不純物濃度領域3内にトラ
ンジスタ等を作り込む時に酸化シリコン15110に対
する化学エツチングが施されるのは同じで、本発明によ
る窒化シリコンtillはこの際のエツチング液によっ
て損耗することが非常に少ない利点があり、この実施例
は窒化シリコン′PIillの優れた耐エツチング性を
生かしたものである。
なお、以上の実施例において第1図(d)〜(f)の集
積回路装置においては、ウェハ10の下面の窒化シリコ
ン膜11は必ずしも除去する必要はないが、同図(a)
〜(C)の個別半導体素子においては、ふつうその下面
側に最終的に電極が設けられるので、その前に窒化シリ
コン11111を取り除(必要がある。窒化シリコン膜
の除去は、ウェハの上面側にフォトレジスト膜等で覆っ
て置いた上で、ぶつ酸の水溶液をエツチング液として数
十分程度のやや長時間を要するが化学的に取り除(こと
ができる、ドライエツチングによる除去も可能で、この
場合には時間の酸素を含む4ふっ化炭素ないしは6ふっ
・化硫黄を反応ガスとして比較的短時間内に窒化シリコ
ン膜を除去できる。
以上の説明かられかるように、本発明は半導体装置一般
の製造に際して広く適用でき、また以上の例示に限らず
それぞれの場合に応じて本発明の要旨内で種々の態様で
実施をすることができる。
例えば、ウェハに窒化シリコン膜の被覆を施す時期は、
半導体装置の種類やその製作工程に応じて適宜に選択す
べきものである。
〔発明の効果〕
以上の記載からすでに明らかなように本発明方法によれ
ば、シリコンウェハ内にその一方の主面側から不純物を
拡散することにより半導体装置を作り込むに際して、ま
ずウェハの他方の主面側の全面に窒化シリコン膜を熱C
VD法により被覆することにより、窒化シリコン膜の不
純物に対する優れた非透過性を利用してウェハの他方の
主面を有効に保護することができ、これによって不純物
をウェハの一方の主面側に導入する高温工程中に他方の
主面側に不純物が異常導入されるのを防止するとともに
、導入不純物をウェハ内に熱拡散させる高温加熱工程中
にも両生面間に不純物の異常な相互拡散が発生するのを
防止して、半導体装置の性能を向上しあるいはその製造
歩留まりを上げることができる。
また、本発明による窒化シリコン膜は、不純物導入時に
マスクとして用いられる酸化シリコン膜のフォトエツチ
ング用のエツチング液に対して高い耐性をもつので、こ
の化学的エツチングによる酸化シリコンマスクの形成工
程中にも…耗を受けることがない特長を有する。
【図面の簡単な説明】
第1図および第2図が本発明に関し、第1図は本発明に
よる半導体装置の製造方法を通用した若干の半導体装置
用ウェハの一部拡大断面図、第2図はウェハへの不純物
拡散工程中の状態を示す加熱炉の断面図である。第3図
は従来技術により製造される若干の半導体装置用ウェハ
の断面図である1図において、 1:高不純物濃度のn形半導体基板、2:低不純物濃度
のp形半導体基板、3+低不純物濃度のn形半導体基板
ないしn形の低不純物濃度領域、IP形の高不純物濃度
領域、5:p形の低不純物′a度Sfi域、6;n形の
低不純物濃度領域、7;p形の高不純物濃度領域、8:
誘電体膜、9:多結晶シリコン領域、lO:ウェハ、1
1:窒化シリコン膜、12:酸化シリコン膜、21:p
形の高不純物濃度層、22:p形の低不純物濃度層、2
3:n形の高不純物濃度層、24:ゲート、25:n形
の高不純物濃度層、26:p形の高不純物濃度層、30
:加熱炉、31:石英管、32:石英管の蓋、33:加
熱手段ないし電熱器、34=熱マフラ管、RTn : 
 npn)ランジスタ、aTp:  ρop)ランジス
タ、D:ダイオード、FTn:nチャネル電界効果トラ
ンジスタ、FTP : pチャネル電界効果トランジス
タ、G:反応ガスないしはふん囲気ガス、Th:サイリ
スタ、1!2図 第3図

Claims (1)

    【特許請求の範囲】
  1. シリコンウェハ内にその一方の主面側から不純物を拡散
    することにより半導体装置を作り込む方法であって、ウ
    ェハの他方の主面側の全面に窒化シリコン膜を熱CVD
    法により被覆した上で、化学的エッチングを用いるフォ
    トプロセスにより酸化シリコン膜のマスクを形成する工
    程と、マスクを用いて不純物を選択的にウェハの表面部
    に導入する工程と、導入不純物をウェハ内に熱拡散させ
    る高温加熱工程とを進めることを特徴とする半導体装置
    の製造方法。
JP24297288A 1988-09-28 1988-09-28 半導体装置の製造方法 Pending JPH0290609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24297288A JPH0290609A (ja) 1988-09-28 1988-09-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24297288A JPH0290609A (ja) 1988-09-28 1988-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0290609A true JPH0290609A (ja) 1990-03-30

Family

ID=17096973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24297288A Pending JPH0290609A (ja) 1988-09-28 1988-09-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0290609A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5155668A (ja) * 1974-11-11 1976-05-15 Sony Corp
JPS5660023A (en) * 1979-10-20 1981-05-23 Nec Home Electronics Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5155668A (ja) * 1974-11-11 1976-05-15 Sony Corp
JPS5660023A (en) * 1979-10-20 1981-05-23 Nec Home Electronics Ltd Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
US3874919A (en) Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body
US4046606A (en) Simultaneous location of areas having different conductivities
US4810668A (en) Semiconductor device element-isolation by oxidation of polysilicon in trench
JPH0290609A (ja) 半導体装置の製造方法
JPS5922344A (ja) 半導体装置の製造方法
JPS59108325A (ja) 半導体装置の製造方法
JPH02260639A (ja) 半導体装置の製造方法
GB1572819A (en) Semiconductor device
JP2679143B2 (ja) 半導体装置の製造方法
JPS58200554A (ja) 半導体装置の製造方法
JPS61135136A (ja) 半導体装置の製造方法
JPH067557B2 (ja) 半導体集積回路装置の製造方法
JP4011690B2 (ja) 半導体装置の製造方法
JPS59161021A (ja) イオン注入法
JPH06120332A (ja) 半導体装置
JPH01298758A (ja) 半導体装置の製造方法
JPS6153740A (ja) 半導体装置の製造方法
JPH0374842A (ja) 半導体装置の製造方法
JPS60103611A (ja) 半導体装置の製造方法
JPS61154132A (ja) 半導体装置の製造方法
JPS60176240A (ja) 半導体装置の製造方法
JPS5939901B2 (ja) 半導体装置の製造方法
JPH0320086A (ja) 半導体記憶装置の製造方法
JP2003023113A (ja) 半導体装置およびその製造方法
JPH02184067A (ja) 相補mos型トランジスタの製造方法