JPH0295010A - M系列発生回路の誤動作監視回路 - Google Patents

M系列発生回路の誤動作監視回路

Info

Publication number
JPH0295010A
JPH0295010A JP63247126A JP24712688A JPH0295010A JP H0295010 A JPH0295010 A JP H0295010A JP 63247126 A JP63247126 A JP 63247126A JP 24712688 A JP24712688 A JP 24712688A JP H0295010 A JPH0295010 A JP H0295010A
Authority
JP
Japan
Prior art keywords
loop
data
circuit
malfunction monitoring
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63247126A
Other languages
English (en)
Inventor
Hirofumi Watanabe
浩文 渡邊
Hiroshi Komata
浩 小俣
Hiroshi Nagai
博 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP63247126A priority Critical patent/JPH0295010A/ja
Publication of JPH0295010A publication Critical patent/JPH0295010A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 M系列を発生するループで、ループ周期を検出する方法
とその検出信号を用いて複数のループでのループ周期検
出と各ループの誤動作を検出する方法についてのもので
ある。
(b)従来技術と問題点 従来、M系列発生ループにおいて、1周期の検出は、例
えば、M系列パターンの特徴として、M系列の段数をn
としたとき、「0」はn個以上連続して発生せず、(n
−1)個連続して発生することを利用する。
回数はM系列1周期中1回である。したがって、出カバ
ターン中の「0」を監視し、「0」をカウントすればM
系列ループの周期と誤動作を検出することができる。
第5図に出カバターン中の「0」カウントする方法を用
いた従来回路を示す。
2段M系列発生回路はN F F a 1とa2の出力
Qを、bでEXORしてFFalのD入力に帰還する。
2段のM系列の場合、「0」は2回以上連続して発生せ
ず、1周期中1回「0」が発生する。第5図のCはこの
「0」をカウントし、1回の「0」でループが1周動作
したという検出信号であるループ検出信号を、2回以上
の「0」でループが誤動作しているという検出信号であ
るループエラー信号を出力するように構成する。
「0」カウント回路は、M系列の段数によってカウント
数を変える必要がある。
ループが1周動作したという信号ループ検出は、ループ
がスタートした時点から1周動作したという検出信号に
はならない。
(C)発明の目的 このループ内部の初期データを保持することにより、ル
ープ内部状態を監視し、初期設定時からのループ周期を
検出することを目的とする。また、各ループのループ周
期を監視することにより、全ループ周期とループの誤動
作を監視することを目的とする。
(d)発明の実施例 第1図にM系列発生ループの動作検出回路として2段M
系列発生回路のループ動作検出回路の実施例を示す。
第1図のat−a4はFF1bl 〜b3はスイッチ、
dはORである。
第1図のalとa2のFFと、clのEXORは、2段
M系列発生回路である。
セレクト信号によりスイッチb1でA入力、スイッチb
2でA入力、スイッチb3でA入力がQより出力される
ようにすればFFa2の出力QはFFa 1の出力Qと
EXORc 1でEXORされて、F F a 1のD
に入力される。またFFalの出力Qは、F F a 
2のDに入力され3クロツクを1周期とするループとな
る。
第1図のa3とa4のFFは、比較用初期設定値保持の
ラッチ回路である。初期設定値であるデータ1〜2は、
データラッチパルスによってa3とa4のFFにラッチ
される。ラッチされたデータの一つはループのFFal
とa2の設定データとして1つはループFFalとa2
の出力Qとの比較データとして使われるように構成する
ループへのデータ設定時は、セレクト信号によりスイッ
チb1〜b3でB入力がQより出力されるようにする。
データ1はFFa3にラッチされ、スイッチb1により
選択されて、F F a 1のD入力になる。同様に、
データ2もFFa2のD入力となる。ここで、スイッチ
b3で選択されたデータセットパルスによってFFal
とa2にデータ設定される。
ループ動作時は、前述したように、セレクト信号により
スイッチbl−b3でA入力がQより出力されるように
すればFFalとa2はループを構成し、スイッチb3
によって選択されたクロックで動作する。
FFalとa2の出力Qは、常に、初期値のデータ1と
2とEXORc 1とC3で比較される。
各EXORc 1とc3はデータlと2と等しい出力が
FFのalとa2から出力されたときのみLとなる。
第2図にデータ1.2を「1」としたときのループ動作
中のタイムチャートを示す。
ループ検出信号によりループスタート時からの1周期が
検出される。
次に、前述のループ動作検出回路を使った複数のループ
の動作検出とループエラー検出回路の実施例を示す。
第3図に4つのループの場合の実施例を示す。
ここで検出対象となるループは同一周期のものに限る。
各ループのループ検出信号はORa 1によって全ルー
プが同時に1周していることを表す信号全ループ検出信
号となる。
また各ループの検出信号はある一つのループ検出信号と
EXORb 1〜b3によって比較される。
通常、各ループが同時にスタートし、一定周期で動作し
ているときは各ループのループ検出信号1〜4は同一パ
ターンの信号である(第4図のタイムチャートC区間)
。したがって、EXORbl−b3の出力はLのままで
あり、ループエラー信号もLのままである。
もし、ループに異常が起きループが同時スタートしなか
ったりした場合(第4図のタイムチャートC区間)には
各ループのループ検出信号1〜4はそれぞれ異なり、E
XORbl〜b3の出力はHとなり、ループエラー信号
がHとなる。
Cf’)発明の効果 初期データとの比較であるため、ループがスタ−トした
時点からのループ周期が検出できる。
複数のループを同時に動作させる場合、各ループの同期
、誤動作を検出できる。
【図面の簡単な説明】
第1図はこの発明による実施例の回路図、第2図は第1
図のタイムチャート、第3図は4つのループの場合のこ
の発明による実施例の回路図、第4図は第3図のタイム
チャート、第5図は従来技術の回路図である。 a1〜a4・・・・・・FF、bl〜b3・・・・・・
スイッチ、c1〜c3・・・・・・EXORld・・・
・・・OR。 代理人  弁理士  小 俣 欽 司 一 へ Q

Claims (1)

  1. 【特許請求の範囲】 1、M系列を発生するループにおいて、ループに初期設
    定するデータを保持し、かつ、ループ内部の状態と比較
    する回路を備えることを特徴とするM系列発生回路の誤
    動作監視回路。 2、上記のループを複数備える装置において、各ループ
    の正常動作、誤動作を検出することを特徴とするM系列
    発生回路の誤動作監視回路。
JP63247126A 1988-09-30 1988-09-30 M系列発生回路の誤動作監視回路 Pending JPH0295010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63247126A JPH0295010A (ja) 1988-09-30 1988-09-30 M系列発生回路の誤動作監視回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63247126A JPH0295010A (ja) 1988-09-30 1988-09-30 M系列発生回路の誤動作監視回路

Publications (1)

Publication Number Publication Date
JPH0295010A true JPH0295010A (ja) 1990-04-05

Family

ID=17158817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63247126A Pending JPH0295010A (ja) 1988-09-30 1988-09-30 M系列発生回路の誤動作監視回路

Country Status (1)

Country Link
JP (1) JPH0295010A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4925781A (ja) * 1972-02-29 1974-03-07

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4925781A (ja) * 1972-02-29 1974-03-07

Similar Documents

Publication Publication Date Title
US4139147A (en) Asynchronous digital circuit testing and diagnosing system
JPS6232511B2 (ja)
JPH04157692A (ja) メモリ装置
CN108508352A (zh) 一种测试码生成电路
US4059749A (en) Digital monitor
JP2006105999A (ja) Lbistを使用する回路テストための方法
CA1113575A (en) Check circuit for synchronized clocks
JPH0295010A (ja) M系列発生回路の誤動作監視回路
US5694444A (en) Testable high count counter
JP2624169B2 (ja) スキャンパスを有する論理集積回路
SU883912A1 (ru) Устройство дл обнаружени неисправностей
US5459752A (en) Simple digital method for controlling digital signals to achieve synchronization
JP2591850B2 (ja) フレーム同期回路
JPH0297115A (ja) タイマテスト方式
JP2818192B2 (ja) 雑音除去装置
JP2622877B2 (ja) 同期信号検出装置
SU1553980A1 (ru) Устройство дл контрол логических блоков
SU1439602A1 (ru) Устройство дл контрол объектов дискретного действи
SU1495799A1 (ru) Сигнатурный анализатор дл поиска перемежающихс неисправностей
SU1262502A1 (ru) Устройство дл поиска перемежающихс неисправностей
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
JPH08307405A (ja) フレーム同期検出装置
JP2956920B2 (ja) マーク率1/2パターン再生器
JPS597974B2 (ja) ル−プ伝送システムの同期装置
JPS6141426B2 (ja)