JPH0298762A

JPH0298762A - 入出力インタフェース制御方式

Info

Publication number: JPH0298762A
Application number: JP63251143A
Authority: JP
Inventors: Takashi Koyanagi; 隆小柳
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-10-05
Filing date: 1988-10-05
Publication date: 1990-04-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はデータ処理装置における入出力チャネル装置
と複数台の入出力制御装置を接続する共通バス線から成
る入出力インタフェース制御方式％式％〔従来の技術〕Ｎ３図は、入出力チャネル装置と複数台の入出力制御装
置が共通バス線によって接続されるシステム構成を示す
ブロック図であり、図において、（１）は入出力チャネ
ル装置（以下ＣＨと略記する’）　、（２）、（３）は
入出力制御装置（以下、ｒｏｃと略記する）ｉ４）は共
通バス信号から成る入出力インタフェース線である。第
４図は入出力制御装置Ｉ　ＯＣ（２）、（３）における
入出力インタフェース線との接続形態を示す従来装置の
ブロック図であり、図において（５）はＣＨ（１）へ送
出する制御タグイン信号を生成する丁ＡＧ　ＩＮ制御部
、（６）はＣＨ（１，）からの制御タグアウト信号を受
信制御するＴＡＧ　ＯＵＴ制御部、（７）はＣＨ（１）
へ送出する情報バスイン信号を生成するＢｕｓ　ＩＮ制
御部、（８）はＣＨ（１）からの情報バスアウト信号を
受信制御すル８１５０ＵＴ制御部、（９）　〜（１１）
は制御タグイン信号を送出するドライバ回路、（１２）
〜（１４）は制御タグアウト信号を受信するレシーバ−
回路、（１５）〜（１８）は情報バスイン信号を送出す
るドライバ回路、（１９）〜（２２）は情報バスアウト
信号を受信するレシーバ−回路、（２３）〜（２５）は
制御タグイン信号、（２６）〜（２８）は制御タグアウ
ト信号、（２９）〜（３２）は情報バスイン信号、（３
３）〜（３６）は情報バスアウト信号、（３７）はＣＨ
（１）が受信する入出力インタフェース線（４）内の制
御タグイン信号、（３８）はＣＨ（１）が送出する入出
力インタフェース線（４）内の制御タグアウト信号、（
３９）はＣＨ（１）が受信する入出力インタフェース線
（４）内の情報バスイン信号、（４０）はＣＨ（１）が
送出する入出力インタフェース線（４）内の情報バスア
ウト信号であり、制御タグイン信号（３７）と情報バス
イン信号（３９）はいずれも入出力インタフェース線上
において入出力制御装置Ｉ　ＯＣ（２）、（３）からの
信号が共に入力（オア）されて共通バス信号となってい
る。

次に動作について説明する。ｌ０Ｃ（２）　と（３）は
定められた制御シーケンスに基づいて時分割で入出力イ
ンタフェース線（４）を介してＣＨ（１）　　との入出
力動作を行うが、この動作の中でＣＨ（１）が制御タグ
イン信号のタイムアウトや不正な組み合わせなどの異常
制御シーケンスを検出するとチャネル・エラー処理シー
ケンスにはいるが、この時ＣＨ（１）は障害の解析情報
として入出力インタフェース線（４）の信号をエラー・
ログ情報として収集し記録する。

エラー・ログ情報は通常フロッピーディスク等の磁気記
録装置へ書き込むように構成されており、保守技術者が
この記録されたエラーログ情報を見て障害の解析と修復
にあたることになる。

〔発明が解決しようとする課題〕

従来の入出力インタフェース制御方式は以上のように構
成されているので、入出力インタフェース線の信号、特
に入出力インタフェースの制御シーケンスをつかさどる
制御タグイン信号を入出力チャネル装置がエラーログ情
報として収集し記録しても、入出力制御装置からの信号
入出力インタフェース線上でオアされたものであり、異
常制御シーケンスの解析や障害の原因となっている入出
力制御装置を特定することが非常に困難であった。この
ため、保守技術者が入出力制御装置側の動作トレースを
採取して解析したり、あるいは入出力制御装置内の制御
タグイン信号を引き出して測定器で記録できるようにし
たうえで障害を再現させて解析するなど多大な時間と労
力を必要とするなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、入出力チャネル装置に接続されているすべて
の入出力制御装置から入出力インタフェース線上でオア
される前の制御タグイ信号を入出力チャネル装置側でエ
ラー・ログ情報として収集し記録できる入出力インター
フェース制御方式を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る入出力インタフェース制御方式は、共通
バス線を介して入出力チャネル装置に接続された複数の
入出力制御装置のそれぞれに、入出力チャネル装置より
出力されるエラー検出に基づく特定パターンの制御信号
により、全入出力制御装置の制御信号出力を一時抑止す
る手段と、制御信号出力抑止後、入出力チャネル装置よ
り各入出力制御装置を特定する個有パターンの情報信号
を順次入力し、情報信号が一致した入出力制御装置の制
御信号出力抑止を解除する手段を備え、且つ入出力チャ
ネル装置にエラー検出と共にエラー発生入出力制御装置
を記録する手段を備えたものである。

（作用）この発明によれば入出力チャネル装置は、共通バス線を
介して入力した制御信号より制御シーケンスエラーを検
出したならば、共通バスに接続された全入出力制御装置
より制御信号送出を一次抑止する情報信号を出力した後
、各入出力制御装置の制御信号抑止を順次解除して制御
信号を個別に順次人力し、信号入力過程で制御シーケン
スエラーを検出したならばエラー発生入出力制御装置を
記録する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は入出力制御装置１０　Ｃ（２）、（３）におけるこ
の発明のブロック図であり、図において、（４１ａ）〜
（４１ｃ）は入出力インタフェースの通常シーケンスに
おいてＴＡＧ　ＩＮ制御部（５）からの制御タグイン信
号（２３）〜（２５）を送出制御するアンド回路、（４
２ａ）　〜（４２ｃ）はＣＨ（１）によるエラー・ログ
シーケンス時にＴＡＧ　ＩＮ　　制御部（５）からの制
御タグイン信号（２３）〜（２５）を送出制御するアン
ド回路、（４３ａ）　〜（４３ｃ）はオア回路、（４４
）はエラー・ログシーケンス時に制御タグアウト信号（
２６）〜（２８）が特定パターンとなったことを検出す
るアンド回路でこの実施例では特定パターンを３木の制
御タグアウトがすべて１”としている、　（４５）はイ
ンバータ回路、（４６）は制御タグアウト信号（２６）
〜（２８）がエラー・ログシーケンス時に特定パターン
となってもそれ以前の障害発生時の制御タグアウト信号
（２６）〜（２８）を保持してＴＡＧ　０１ｌＴ制御部
（６）へ伝えておくための遅延ラッチで、これによりＴ
ＡＧ　ＯＵＴ制御部（６）は、エラー・ログシーケンス
による制御がタグアウト信号（２６）〜（２８）の影響
を受けずに済みその結果ＴＡＧ　ｒｌＪ制御部（５）の
状態も変化させないことができる。（４７）はインバー
タ回路、（４８）はエラー・ログシーケンス時に情報バ
スアウト信号（３３）〜（３８）が入出力制御装置毎に
あらかじめ定められた値となり該当入出力制御装置が指
定されたことを検出するアンド回路でこの実施例に示さ
れる入出力制御装置は情報バスアウト信号（３３）〜（
３６）が、“１”、”１”、“１”“０”の時に指定さ
れたものとする。（４９）はエラー・ログシーケンス時
に制御タグアウト信号（２６）〜（２８）が特定パター
ンとなったことを示す特定パターン一致信号でありアン
ド回路（４８）の入力条件にもなる。（５０）は特定パ
ターン一致信号の反転信号、（５１）はアンド回路（４
８）の出力でエラー・ログシーケンスにおける入圧力制
御装置指定検出信号、　（５２）〜（５４）は入出力イ
ンターフェース線（４）の制御タグイン信号（３７）へ
送出する改良制御タグイン信号である。

第２図は入出力チャネル装置ＣＨ（１＞　におけるこの
発明のエラー・ログシーケンスを示すフローチャートで
あり、図において、（Ｐｌ）はＣＨ（１）のエラー検出
時にそれが入出力インタフェースの障害（以下ＩＣＣを
略記する）に関するものか否かの判断処理、（Ｐ２）は
ＩＯＣ以外の場合のエラーログ処理、（Ｐ３）は入出力
インタフェース線（４）の信号をエラー・ログ情報とし
て収集し記録するＩ１０インタフェース・ログで（Ｐｌ
）〜（Ｐ３）は従来の入出力チャネル装置にも存在する
処理である。

（Ｐ４）は入出力インタフェース線（４）内の制御タグ
アウト信号（３８）へ信号を出力している３ビツトのレ
ジスタ（ＴＡＧ　ＯＵＴ　ＲＥＧ、）に特定パターン（
この実施例ではすべて“１“）をセットする処理、　（
Ｐ５）は入出力インタフェース線（４）内の情報バスア
ウト信号（４０）へ信号を出力している４ビツトのレジ
スタ（Ｂｕｓ　０ＬＩＴ　ＲＥＧ、）に入出力制御装置
を指定する情報を初期セットする処理、（Ｐ６）は（Ｐ
３）と同様なＩ１０インタフェース・ログ、　（Ｐ７）
は情報バスアウト信号（４０）に順次すべての入出力制
御装置を指定する情報を送り終えたか否かの判断処理、
（Ｐ８）は前記した（Ｐ５）による初期値をカウントア
ツプして情報バスアウト信号（４０）に順次入出力制御
装置を指定する情報を更新、送出するための処理であり
、この実施例では情報バスアウト信号（４０）に対・し
てすべて“０″からすべて“１”までの情報を送出して
いる。

次に動作について説明する。入出力チャネル装置ＣＨ（
１）におけるＩＣＣ検出後のエラー・ログシーケンスは
第２図のフローチャートに示すとおりであり、図中の（
Ｐ４）〜（Ｐ８）が本発明の実施例として追加した処理
である。以下、この処理に沿って第１図に示す入出力制
御装置１０　Ｃ（２）、（３）の動作を説明する。

入出力チャネル装置ＣＨ（＋＞によりエラー・ログシー
ケンスが開始されると第２図に示す（Ｐ４）の処理によ
り入出力インタフェース線（４）内の制御タグアウト信
号（３８）がすべて“１“となり、これによりアンド回
路（４４）の出力である特定パターン一致信号（４９）
が出力される。この結果、アンド回路（４８）は入出力
インタフェース線（４）内の情報バスアウト信号（４０
）により送られてくる入出力制御装置の指定情報をデコ
ードできる状態となり、同時にインバータ回路（４５）
から特定パターン一致信号の反転信号（５０）が出力さ
れて入出力インタフェースの通常シーケンスにおける制
御タグイン信号（２３）〜（２５）を送出制御するアン
ド回路（４１ａ）〜（４１ｃ）のゲートが閉じ改良制御
タグイン信号（５２）〜（５４）はすべて“Ｏ”となる
、この動作は入出力チャネル装置ＣＨ（１）に接続され
るすべての入出力制御装置Ｉ　ＯＣ（２）、（３）で行
なわれ入出力インタフェース線（４）内の制御タグイン
信号（３７）はすべて“０“どなる、引き続き入出力チ
ャネル装置ＣＨ（１）は第２図に示す（Ｐ５）〜（Ｐ８
）の処理を行うが、これにより入出力インタフェース線
（４）内の情報バスアウト信号（４０）が順次ログ情報
としての制御タグイン信号（２３）〜（２５）を送出す
べき入出力制御装置を指定してくる。第１図の実施例に
ある入出力１１１ｇ装置の場合には情報パスアウト信号
（３３）〜（３６）が１”１”１″“０′になっった時
にアンド回路（４８）の出力である入出力制御装置指定
検出信号（５１）が出力され、これによりエラー・ログ
シーケンス時に制御タグイン信号（２３）〜（２５）を
送出制御するアンド回路（４２ａ）〜（４２Ｃ）のゲー
トが開き改良制御タグイン信号（５２）〜（５４）が入
出力インタフェース線（４）内の制御タグイン信号（３
７）を通してＣＨ（１）へ送られる。

このようにして、すべての入出力制御装置から入出力イ
ンタフェース線上でオアされる前の制御タグイン信号を
入出力チャネル装置側でエラーログ情報として収集し記
録する。

なお、上記実施例では入出力制御装置の台数を２台とし
、入出力インタフェース線内の制御タグイン信号と制御
タグアウト信号を各々３本及び情報バスイン信号と情報
バスアウト信号を各々４本としたが、これらの事項は設
計によって決定されるべきものであり、この発明は上記
実施例として示した設計に限定されるものではない。

〔発明の効果）以上のように、この発明によれば入出力チャネル装置と
入出力インタフェースの障害検出時に、特定パターンの
制御信号を共通バス線に接続される全入出力制御装置へ
出して制御信号出力を一時抑止、その後に情報信号を用
いて各制御信号抑止を順次解除して入力し、信号入力過
程で障害発生入出力制御装置を特定し、記録するように
構成したので、入出力チャネル装置に接続されているす
べての入出力制御装置から入出力インタフェース線上で
オアされる前の制御信号をエラー・ログ情報として収集
し記録できるので、異常制御シーケンスの解析と原因追
及、及び障害の原因となっている入出力制御装置の発見
が容易となり保守作業の多大な労力と時間を大幅に節減
でき迅速な修復が行なえる。

【図面の簡単な説明】

第１図はこの発明の一実施例における入出力制御方式を
実施するための装置を示すブロック図、第２図は上記実
施例における入出力チャネル装置の処理を示すフローチ
ャート、第３図は入出力チャネル装置と入出力制御装置
とから成るシステム構成を示すブロック図、′ｓ４図は
従来の入出力制御方式を実施するための装置を示すブロ
ック図である。（１）・・・入出力チャネル装置（２）　、　（３）・・・入出力制御装置（４）　−・
・入出力インタフェース線（４１ａ）　〜（４１ｃ）　
・・・アンド回路（４２ａ）　〜（４２ｃ）　＝アンド
回路（４３ａ）　〜（４３ｃ）　・・・オア回路（４４
）、（４８）・・・アンド回路（４５）、（４７）　−・・インバータ回路（４６）・
・・遅延ラッチなお、各図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

共通バス線を有して接続された複数台の入出力制御装置
と入出力チャネル装置間で制御信号及び情報信号の送受
を行なうと共に、上記入出力チャネル装置では制御信号
入力より入出力制御シーケンスエラーを検出し、エラー
ログ情報として記録するものにおいて、上記各入出力制
御装置に、入出力チャネル装置より出力されるエラー検
出に基づく特定パターンの制御信号により、全入出力制
御装置の制御信号出力を一時抑止する手段と、制御信号
出力抑止後、入出力チャネル装置より各入出力制御装置
を特定する固有パターンの制御信号を順次入力し、情報
信号が一致した入出力制御装置の制御信号出力抑止を解
除する手段とを備え、且つ入出力チャネル装置にエラー
検出と共にエラー発生入出力制御装置を記録する手段を
備えたことを特徴とする入出力インタフェース制御方式
。