JPS6161426B2 - - Google Patents
Info
- Publication number
- JPS6161426B2 JPS6161426B2 JP55106225A JP10622580A JPS6161426B2 JP S6161426 B2 JPS6161426 B2 JP S6161426B2 JP 55106225 A JP55106225 A JP 55106225A JP 10622580 A JP10622580 A JP 10622580A JP S6161426 B2 JPS6161426 B2 JP S6161426B2
- Authority
- JP
- Japan
- Prior art keywords
- under test
- output
- digital circuit
- failure
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、デイジタル電子回路の故障診断方式
に関する。特に、集積回路の試験装置に適する診
断方式に関するものである。
に関する。特に、集積回路の試験装置に適する診
断方式に関するものである。
従来、デイジタル回路の故障診断は、紙テープ
や磁気記憶デイスクのような記憶媒体に保存され
た大容量の診断辞書を検索しながら、被試験デイ
ジタル回路を構成する部品の入力端子と出力端子
の電圧を測定して故障場所を探索していた。この
診断辞書を使つた代表的な従来の故障部品の探索
手法として次の２つの方法がある。
や磁気記憶デイスクのような記憶媒体に保存され
た大容量の診断辞書を検索しながら、被試験デイ
ジタル回路を構成する部品の入力端子と出力端子
の電圧を測定して故障場所を探索していた。この
診断辞書を使つた代表的な従来の故障部品の探索
手法として次の２つの方法がある。
その１つの方法は、被試験デイジタル回路に、
故障がないときとは異なつた出力パタンが出た場
合、そこで指摘される複数個の故障点の予想箇所
をさらに分解するための新たな入力パタン系列を
被試験デイジタル回路に入力し、繰返して出力パ
タンを観測する手法である。この手法では、故障
部品の高い分解能を得られる反面、上記に述べた
入力パタン系列や出力パタン系列または故障点の
予想箇所を持つた診断辞書が大容量になり、診断
辞書を作成するためのコンピユータの運用コスト
とこの辞書を保存するための記憶装置の設備費が
高くなる。さらにこの被試験デイジタル回路を診
断するボードテスタにも診断のための複雑な制御
機能を要求されるため、設備費が高くなる欠点が
ある。
故障がないときとは異なつた出力パタンが出た場
合、そこで指摘される複数個の故障点の予想箇所
をさらに分解するための新たな入力パタン系列を
被試験デイジタル回路に入力し、繰返して出力パ
タンを観測する手法である。この手法では、故障
部品の高い分解能を得られる反面、上記に述べた
入力パタン系列や出力パタン系列または故障点の
予想箇所を持つた診断辞書が大容量になり、診断
辞書を作成するためのコンピユータの運用コスト
とこの辞書を保存するための記憶装置の設備費が
高くなる。さらにこの被試験デイジタル回路を診
断するボードテスタにも診断のための複雑な制御
機能を要求されるため、設備費が高くなる欠点が
ある。
他の１つの手法は、被試験デイジタル回路に、
故障がないときとは異なつた出力パタンが出た場
合、そこで指摘される複数個の故障点の予想箇所
を一覧表の形式で持つ診断辞書をつくり、次いで
この辞書に従つてデイジタル回路を実装した被試
験ボードに搭載されているこの回路の部品の入力
端子、出力端子電圧をプルービングして故障部品
を決める手法である。この手法では、診断辞書の
容量は他の手法に較べると小さいが、絶対量は大
きい。また、プルービングによる工数面での運用
コストが高く、大容量の診断辞書を取扱うことに
伴つて、設備費も高くなる欠点があつた。
故障がないときとは異なつた出力パタンが出た場
合、そこで指摘される複数個の故障点の予想箇所
を一覧表の形式で持つ診断辞書をつくり、次いで
この辞書に従つてデイジタル回路を実装した被試
験ボードに搭載されているこの回路の部品の入力
端子、出力端子電圧をプルービングして故障部品
を決める手法である。この手法では、診断辞書の
容量は他の手法に較べると小さいが、絶対量は大
きい。また、プルービングによる工数面での運用
コストが高く、大容量の診断辞書を取扱うことに
伴つて、設備費も高くなる欠点があつた。
本発明は、上述の二つの手法の欠点を改良する
もので、比較的小規模の論理回路について、被試
験デイジタル回路の故障した部分を高い分解能で
自動的に診断して、故障診断に要する運用コスト
と設備費を著しく引き下げるデイジタル回路の故
障診断方式を提供することを目的とする。
もので、比較的小規模の論理回路について、被試
験デイジタル回路の故障した部分を高い分解能で
自動的に診断して、故障診断に要する運用コスト
と設備費を著しく引き下げるデイジタル回路の故
障診断方式を提供することを目的とする。
本発明は、被試験デイジタル回路を実装する被
試験ボードと、この被試験ボードの出力情報を一
定の規則に従つて巡回符号に圧縮する手段と、上
記被試験デイジタル回路の接続情報を内蔵し、与
えられた入力パタンに対してこの被試験デイジタ
ル回路が正常に動作するときに出力するパタンを
送出する手段と、この手段の出力情報を上記一定
の規則に従つて巡回符号に圧縮する手段と、上記
圧縮する手段の出力情報を比較して判定する比較
判定手段とを備えたデイジタル回路の故障診断方
式において、 上記被試験ボードと上記被試験デイジタル回路
が正常動作出力パタンを送出する手段との入力に
対して出力が唯一に定まる試験用入力パタンを与
える手段と、故障箇所と圧縮された出力パタンと
の対応関係を示す一覧表を作成する手段とを備
え、上記比較判定手段は、上記被試験ボードの出
力情報を圧縮した情報から正常に動作しない出力
パタンと故障箇所との対応関係を示す一覧表を参
照して故障箇所を判定する手段を含むことを特徴
とする。
試験ボードと、この被試験ボードの出力情報を一
定の規則に従つて巡回符号に圧縮する手段と、上
記被試験デイジタル回路の接続情報を内蔵し、与
えられた入力パタンに対してこの被試験デイジタ
ル回路が正常に動作するときに出力するパタンを
送出する手段と、この手段の出力情報を上記一定
の規則に従つて巡回符号に圧縮する手段と、上記
圧縮する手段の出力情報を比較して判定する比較
判定手段とを備えたデイジタル回路の故障診断方
式において、 上記被試験ボードと上記被試験デイジタル回路
が正常動作出力パタンを送出する手段との入力に
対して出力が唯一に定まる試験用入力パタンを与
える手段と、故障箇所と圧縮された出力パタンと
の対応関係を示す一覧表を作成する手段とを備
え、上記比較判定手段は、上記被試験ボードの出
力情報を圧縮した情報から正常に動作しない出力
パタンと故障箇所との対応関係を示す一覧表を参
照して故障箇所を判定する手段を含むことを特徴
とする。
次に本発明実施例を図面を用いて詳しく説明す
る。第１図は、本発明実施例方式の情報処理装置
の構成図である。図において、中央処理装置１、
被試験ボード２、ボードテスタ３、フロツピデイ
スク４、タイプライタ５、および主記憶装置６が
バス７を介して接続され、情報処理装置８を構成
している。
る。第１図は、本発明実施例方式の情報処理装置
の構成図である。図において、中央処理装置１、
被試験ボード２、ボードテスタ３、フロツピデイ
スク４、タイプライタ５、および主記憶装置６が
バス７を介して接続され、情報処理装置８を構成
している。
第２図は本発明実施例方式の動作チヤートであ
る。プリント基板からなる被試験ボード２に被試
験デイジタル回路１０を実装する。この被試験ボ
ード２の出力情報は、バス７を介してボードテス
タ３に送出される。このボードテスタ３には、フ
ロツピデイスク４を介して、中央処理装置１の出
力が接続されている。また、このボードテスタ３
の出力は、タイプライタ５に接続する。
る。プリント基板からなる被試験ボード２に被試
験デイジタル回路１０を実装する。この被試験ボ
ード２の出力情報は、バス７を介してボードテス
タ３に送出される。このボードテスタ３には、フ
ロツピデイスク４を介して、中央処理装置１の出
力が接続されている。また、このボードテスタ３
の出力は、タイプライタ５に接続する。
ここで、被試験ボード２に実装される被試験デ
イジタル回路１０は、一般に１個以上の基本的な
論理素子（論理積素子、論理和素子等）を内部に
持つ部品を相互接続することによつて構成されて
いるが、詳細については図から省かれている。こ
のデイジタル回路１０には、１個以上の信号入力
端子と、１個以上の信号出力端子がある。同じタ
イミングで１個以上の信号入力端子に加える信号
のパタンを入力パタンという。このときに、上記
１個以上の信号出力端子に現われる信号のパタン
を出力パタンという。入力パタンを時系列に並べ
たものを入力パタン系列という。出力パタンを、
入力パタン系列と同じ時系列に並べたものを出力
パタン系列という。
イジタル回路１０は、一般に１個以上の基本的な
論理素子（論理積素子、論理和素子等）を内部に
持つ部品を相互接続することによつて構成されて
いるが、詳細については図から省かれている。こ
のデイジタル回路１０には、１個以上の信号入力
端子と、１個以上の信号出力端子がある。同じタ
イミングで１個以上の信号入力端子に加える信号
のパタンを入力パタンという。このときに、上記
１個以上の信号出力端子に現われる信号のパタン
を出力パタンという。入力パタンを時系列に並べ
たものを入力パタン系列という。出力パタンを、
入力パタン系列と同じ時系列に並べたものを出力
パタン系列という。
このデイジタル回路１０に入力パタン系列を入
力すると、部品内に「１」または「０」縮退の固
定故障（以下「スタツク故障」という。）がある
と、出力パタン系列がスタツク故障のないときの
パタンと較べて異なる場合がある。異なる場合は
それによつてスタツク故障があることを識別でき
る。
力すると、部品内に「１」または「０」縮退の固
定故障（以下「スタツク故障」という。）がある
と、出力パタン系列がスタツク故障のないときの
パタンと較べて異なる場合がある。異なる場合は
それによつてスタツク故障があることを識別でき
る。
また、この中央処理装置１には、設計情報デー
タベースから得られる被試験デイジタル回路１０
の接続情報を内蔵して、与えられた入力パタンに
対して、この被試験デイジタル回路１０が正常に
動作するときに出力するパタンを送出する手段が
備えられている。これはソフトウエア（またはフ
アームウエア）により作られる。
タベースから得られる被試験デイジタル回路１０
の接続情報を内蔵して、与えられた入力パタンに
対して、この被試験デイジタル回路１０が正常に
動作するときに出力するパタンを送出する手段が
備えられている。これはソフトウエア（またはフ
アームウエア）により作られる。
すなわち、この中央処理装置１は次の２種類の
プログラムを実行できる。
プログラムを実行できる。
この１つのプログラムは、
デイジタル回路１０の接続情報から、その回路
１０に生じ得るスタツク故障を検出するための入
力パタン系列を自動発生する第一の機能と、 それぞれの入力パタンによつて検出できる故障
点と、故障を検出する回路１０の出力端子の位置
の対応情報を作る第二の機能と、 この第二の機能と故障がないときの出力パタン
系列とから、故障点ごとに出力パタン系列を求
め、これを一定の規則に従つて圧縮する第三の機
能と、 の３つの機能とからなる。
１０に生じ得るスタツク故障を検出するための入
力パタン系列を自動発生する第一の機能と、 それぞれの入力パタンによつて検出できる故障
点と、故障を検出する回路１０の出力端子の位置
の対応情報を作る第二の機能と、 この第二の機能と故障がないときの出力パタン
系列とから、故障点ごとに出力パタン系列を求
め、これを一定の規則に従つて圧縮する第三の機
能と、 の３つの機能とからなる。
この第一の機能は、従来から使用されているデ
イジタル回路１０の自動テストパタン発生プログ
ラムにより実現できる。また、上記第二の機能
も、従来から使用されているデイジタル回路１０
の故障シユミレータにより実現できる。
イジタル回路１０の自動テストパタン発生プログ
ラムにより実現できる。また、上記第二の機能
も、従来から使用されているデイジタル回路１０
の故障シユミレータにより実現できる。
この第一と第二の機能により、
入力パタン系列と故障がないときの出力パタン
系列を表わす第一の情報と、 スタツク故障があるとき、故障がない場合と異
なる出力パタンを出すときに入力された入力パタ
ンと、入力パタン系列内での順番を表わす第二の
情報と、 故障がないときとは異なる出力パタンと、異な
る信号を出した出力端子の位置、およびそれによ
つて検出できるスタツク故障点を表わす第三の情
報と、 の３種の情報が得られる。
系列を表わす第一の情報と、 スタツク故障があるとき、故障がない場合と異
なる出力パタンを出すときに入力された入力パタ
ンと、入力パタン系列内での順番を表わす第二の
情報と、 故障がないときとは異なる出力パタンと、異な
る信号を出した出力端子の位置、およびそれによ
つて検出できるスタツク故障点を表わす第三の情
報と、 の３種の情報が得られる。
もう１つのプログラムは、前記第三の機能であ
る圧縮する手段として巡回符号を用い、この巡回
符号と故障点との対応関係を定義した一覧表、お
よび入力パタン系列と故障のないときの出力パタ
ン系列を編集して、外部記憶装置であるフロツピ
デイスク４に格納するものである。故障のないと
きの出力パタン系列はボードテスタ３において、
被試験ボード２の出力パタン系列と比較するため
に用いられる。
る圧縮する手段として巡回符号を用い、この巡回
符号と故障点との対応関係を定義した一覧表、お
よび入力パタン系列と故障のないときの出力パタ
ン系列を編集して、外部記憶装置であるフロツピ
デイスク４に格納するものである。故障のないと
きの出力パタン系列はボードテスタ３において、
被試験ボード２の出力パタン系列と比較するため
に用いられる。
さらに、ボードテスタ３には、従来から使われ
ている機能、すなわち、ボードに入力パタン系列
を入力し、出て来る出力パタン系列と、故障のな
いときの出力パタン系列とを比較して、被試験物
であるボードの故障の有無をテストする機能に加
え、次に挙げる２つの機能を持つ。
ている機能、すなわち、ボードに入力パタン系列
を入力し、出て来る出力パタン系列と、故障のな
いときの出力パタン系列とを比較して、被試験物
であるボードの故障の有無をテストする機能に加
え、次に挙げる２つの機能を持つ。
１つは、入力パタン系列を被試験ボードに入力
して、故障がないときとは異なる出力パタン系列
が出た場合、その出力パタン系列から巡回符号を
作る機能である。これは、フロツピデイスク４に
格納されている中央処理装置１のプログラムの第
三の機能と同一のものである。
して、故障がないときとは異なる出力パタン系列
が出た場合、その出力パタン系列から巡回符号を
作る機能である。これは、フロツピデイスク４に
格納されている中央処理装置１のプログラムの第
三の機能と同一のものである。
もう一つの機能は、上記の機能を実行して得ら
れた巡回符号を鍵語にして、フロツピデイスク４
から引き渡される巡回符号と、故障点の場所との
一覧表を検索し、対応する故障場所をタイプライ
タ５に表示する機能である。
れた巡回符号を鍵語にして、フロツピデイスク４
から引き渡される巡回符号と、故障点の場所との
一覧表を検索し、対応する故障場所をタイプライ
タ５に表示する機能である。
第３図は、中央処理装置１のプログラムが有す
る第三の機能を表わしたもので、ボードテスタ３
において、入力パタン系列から一定の規則に従つ
て圧縮される巡回符号を求める図である。
る第三の機能を表わしたもので、ボードテスタ３
において、入力パタン系列から一定の規則に従つ
て圧縮される巡回符号を求める図である。
図において、第２図に示すフロツピデイスク４
から引渡された入力パタン系列１１が被試験ボー
ド２に入力され、この被試験ボード２のデイジタ
ル回路１０に故障がないときとは異なる出力パタ
ン系列１２が、被試験ボード２から出た場合に
は、これを巡回符号演算回路１３に入力して一定
の規則に従つて圧縮し、巡回符号１４を得られ
る。例えば、デイジタル回路１０の出力端子数が
100個で、入力パタン系列に含まれる入力パタン
数が200とすると、出力パタン系列のデータ量
は、20000ビツトになる。これを、例えばCCITT
勧告の16ビツト巡回符号生成多項式を持つ巡回符
号演算回路を使つて、16ビツト長の巡回符号に圧
縮する。中央処理装置のプログラムが有する第三
の機能は、このような処理を全ての故障点につい
て実行する。
から引渡された入力パタン系列１１が被試験ボー
ド２に入力され、この被試験ボード２のデイジタ
ル回路１０に故障がないときとは異なる出力パタ
ン系列１２が、被試験ボード２から出た場合に
は、これを巡回符号演算回路１３に入力して一定
の規則に従つて圧縮し、巡回符号１４を得られ
る。例えば、デイジタル回路１０の出力端子数が
100個で、入力パタン系列に含まれる入力パタン
数が200とすると、出力パタン系列のデータ量
は、20000ビツトになる。これを、例えばCCITT
勧告の16ビツト巡回符号生成多項式を持つ巡回符
号演算回路を使つて、16ビツト長の巡回符号に圧
縮する。中央処理装置のプログラムが有する第三
の機能は、このような処理を全ての故障点につい
て実行する。
第４図は、巡回符号と故障点との対応関係を定
義した一覧表の様式図である。図において、１４
は巡回符号、１５は故障点のボード上における場
所を表わす。故障点の場所１５は、通常30ビツト
以下の情報で表わせる。第２図に示すフロツピデ
イスク４は、巡回符号１４と故障点のボード上に
おける場所１５の対応関係を表わす一覧表、およ
び入力パタン系列と故障がないときの出力パタン
系列を格納して、中央処理装置１からボードテス
タ３へ情報を受け渡すために用いられる。
義した一覧表の様式図である。図において、１４
は巡回符号、１５は故障点のボード上における場
所を表わす。故障点の場所１５は、通常30ビツト
以下の情報で表わせる。第２図に示すフロツピデ
イスク４は、巡回符号１４と故障点のボード上に
おける場所１５の対応関係を表わす一覧表、およ
び入力パタン系列と故障がないときの出力パタン
系列を格納して、中央処理装置１からボードテス
タ３へ情報を受け渡すために用いられる。
次に、具体的なデイジタル回路への適用例を述
べる。この試験に供されたデイジタル回路は、1/
４セレクタ４個、４ビツト同期カウンタ２個、９
ビツトパリイテイ発生および検出回路２個、エツ
ジタイプＤ型フリツプフロツプ２個、トライステ
ートバツフア18個、入力端子50個、出力端子35
個、その他の単体部品73個から構成されるもので
ある。このデイジタル回路を構成する基本的な論
理素子の出力側には、587個の代表故障点が存在
する。ここで、代表故障点とは、回路の出力端子
から観測するときに、論理的に区別でき得る故障
点をいう。このデイジタル回路に対するテストパ
タンは86通り用意され、順次１ステツプずつ与え
られる。各テストパタンについて、入力パタン系
列と故障がないときの出力パタン系列が、中央処
理装置１で対応される。
べる。この試験に供されたデイジタル回路は、1/
４セレクタ４個、４ビツト同期カウンタ２個、９
ビツトパリイテイ発生および検出回路２個、エツ
ジタイプＤ型フリツプフロツプ２個、トライステ
ートバツフア18個、入力端子50個、出力端子35
個、その他の単体部品73個から構成されるもので
ある。このデイジタル回路を構成する基本的な論
理素子の出力側には、587個の代表故障点が存在
する。ここで、代表故障点とは、回路の出力端子
から観測するときに、論理的に区別でき得る故障
点をいう。このデイジタル回路に対するテストパ
タンは86通り用意され、順次１ステツプずつ与え
られる。各テストパタンについて、入力パタン系
列と故障がないときの出力パタン系列が、中央処
理装置１で対応される。
この適用例における故障部品の分解能は、
0.654である。ここで、故障部品の分解能とは、
スタツク故障のある基本素子を内部に持つ部品
（IC、単体部品）として評価した分解能である。
また、分解能が0.654であることは、故障のある
部品の予想箇所を平均して、1.5個に分解するこ
とを意味する。このように、特定の故障点に対応
する、故障がないときと異なる出力パタン系列
は、故障点について互いに他を分離する能力が著
しく高い。すなわち、同一の出力パタン系列を生
ずる故障点（以下「同義な故障点」という。）が
著しく少なくなる。しかし、出力パタン系列のデ
ータ量は膨大なものであり、記憶装置に要求され
る記憶容量と、検索時間の面で、低コストで実用
化するのに致命的な妨げになる。
0.654である。ここで、故障部品の分解能とは、
スタツク故障のある基本素子を内部に持つ部品
（IC、単体部品）として評価した分解能である。
また、分解能が0.654であることは、故障のある
部品の予想箇所を平均して、1.5個に分解するこ
とを意味する。このように、特定の故障点に対応
する、故障がないときと異なる出力パタン系列
は、故障点について互いに他を分離する能力が著
しく高い。すなわち、同一の出力パタン系列を生
ずる故障点（以下「同義な故障点」という。）が
著しく少なくなる。しかし、出力パタン系列のデ
ータ量は膨大なものであり、記憶装置に要求され
る記憶容量と、検索時間の面で、低コストで実用
化するのに致命的な妨げになる。
中規模のデイジタル回路でも、存在し得る故障
点の数が5000程度あり、１つの故障点に対応する
出力パタン系列のデータ量が20000ビツトとする
と、総データ量が108ビツト程度になることから
データ量が膨大になることがわかる。しかし、本
発明方式によれば、故障点ごとの出力パタン系列
を巡回符号演算回路等で圧縮するので、圧縮に伴
う同義な故障場所の発生を僅かなものに、抑制で
きる。16ビツト巡回符号を使い故障場所を表わす
ために、16ビツトを使うと、上記と同じデイジタ
ル回路において、総データ量が約２×105ビツト
に圧縮することができる。従来の故障診断に要し
たデータ量に較べて、著しくコンパクトで高い分
解能を持つ巡回符号と故障場所の対応関係が求め
られる。
点の数が5000程度あり、１つの故障点に対応する
出力パタン系列のデータ量が20000ビツトとする
と、総データ量が108ビツト程度になることから
データ量が膨大になることがわかる。しかし、本
発明方式によれば、故障点ごとの出力パタン系列
を巡回符号演算回路等で圧縮するので、圧縮に伴
う同義な故障場所の発生を僅かなものに、抑制で
きる。16ビツト巡回符号を使い故障場所を表わす
ために、16ビツトを使うと、上記と同じデイジタ
ル回路において、総データ量が約２×105ビツト
に圧縮することができる。従来の故障診断に要し
たデータ量に較べて、著しくコンパクトで高い分
解能を持つ巡回符号と故障場所の対応関係が求め
られる。
また、このように出力パタン系列を求めて圧縮
を行う過程を機械化することは、コンピユータ上
でも、ボードテスタ上でも安価にしかも容易に実
現できる。さらに、求められた巡回符号と故障場
所の対応関係は、コンパクトな情報であるので、
フロツピデイスクのような小容量で安価な媒体と
記憶装置を利用して保存できる。
を行う過程を機械化することは、コンピユータ上
でも、ボードテスタ上でも安価にしかも容易に実
現できる。さらに、求められた巡回符号と故障場
所の対応関係は、コンパクトな情報であるので、
フロツピデイスクのような小容量で安価な媒体と
記憶装置を利用して保存できる。
また、故障部品の予想箇所は、高い分解能でタ
イプライタ等に表示できるので、診断作業者は表
示された少数の場所に実装されている部品を良品
の部品と取り替えるだけで、そのデイジタル回路
を修理できる。従つて、診断作業者に特別な技術
力を要求されることがなく、診断に伴う運用コス
トと設備費を著しく引き下げられる。
イプライタ等に表示できるので、診断作業者は表
示された少数の場所に実装されている部品を良品
の部品と取り替えるだけで、そのデイジタル回路
を修理できる。従つて、診断作業者に特別な技術
力を要求されることがなく、診断に伴う運用コス
トと設備費を著しく引き下げられる。
以上説明したように、本発明によれば、コンピ
ユータ上でデイジタル回路の故障を検出する入力
パタン系列と故障点に対応する出力パタン系列を
求めて出力パタン系列を圧縮し、故障点と圧縮し
た結果を対応づける表を作るとともに、ボードテ
スタ上でも、上記と同じ入力パタン系列を被試験
ボードに入力したときの出力パタン系列を圧縮
し、これを鍵語にして上記の故障点との対応表を
検索して故障点を見い出す手法を採用すれば、故
障した部分を高い分解能で指摘する自動化された
システムをコンピユータ上でも、ボードテスタ上
でも、容易にしかも安価に実現できる。
ユータ上でデイジタル回路の故障を検出する入力
パタン系列と故障点に対応する出力パタン系列を
求めて出力パタン系列を圧縮し、故障点と圧縮し
た結果を対応づける表を作るとともに、ボードテ
スタ上でも、上記と同じ入力パタン系列を被試験
ボードに入力したときの出力パタン系列を圧縮
し、これを鍵語にして上記の故障点との対応表を
検索して故障点を見い出す手法を採用すれば、故
障した部分を高い分解能で指摘する自動化された
システムをコンピユータ上でも、ボードテスタ上
でも、容易にしかも安価に実現できる。
これにより、故障診断に要する運用コストと設
備費を従来のシステムに較べて著しく引き下げら
れる優れた効果がある。
備費を従来のシステムに較べて著しく引き下げら
れる優れた効果がある。
第１図は本発明実施例方式の情報処理装置の構
成図。第２図は本発明実施例方式の動作チヤー
ト。第３図は同ボードテスタにおける入力パタン
系列から巡回符号を得る図。第４図は同巡回符号
と故障点との待応関係を定義した一覧表の様式
図。 １……中央処理装置、２……被試験ボード、３
……ボードテスタ、４……フロツピデイスク、５
……タイプライタ、６……主記憶装置、７……バ
ス、８……情報処理装置、１０……被試験デイジ
タル回路、１１……入力パタン系列、１２……出
力パタン系列、１３……巡回符号演算回路、１４
……巡回符号、１５……故障点のボード上におけ
る場所。
成図。第２図は本発明実施例方式の動作チヤー
ト。第３図は同ボードテスタにおける入力パタン
系列から巡回符号を得る図。第４図は同巡回符号
と故障点との待応関係を定義した一覧表の様式
図。 １……中央処理装置、２……被試験ボード、３
……ボードテスタ、４……フロツピデイスク、５
……タイプライタ、６……主記憶装置、７……バ
ス、８……情報処理装置、１０……被試験デイジ
タル回路、１１……入力パタン系列、１２……出
力パタン系列、１３……巡回符号演算回路、１４
……巡回符号、１５……故障点のボード上におけ
る場所。
Claims (1)
- 【特許請求の範囲】 １ 被試験デイジタル回路を実装する被試験ボー
ドと、 この被試験ボードの出力情報を一定の規則に従
つて巡回符号に圧縮する手段と、 上記被試験デイジタル回路の接続情報を内蔵
し、与えられた入力パタンに対してこの被試験デ
イジタル回路が正常に動作するときに出力するパ
タンを送出する手段と、 この手段の出力情報を上記一定の規則に従つて
巡回符号に圧縮する手段と、 上記両圧縮する手段の出力情報を比較して判定
する比較判定手段と を備えたデイジタル回路の故障診断方式におい
て、 上記被試験ボードと上記被試験デイジタル回路
が正常動作出力パタンを送出する手段との入力に
対して出力が唯一に定まる試験用入力パタンを与
える手段と、 故障箇所と圧縮された出力パタンとの対応関係
を示す一覧表を作製する手段と を備え、 上記比較判定手段は、上記被試験ボードの出力
情報を圧縮した情報から正常に動作しない出力パ
タンと故障箇所との対応関係を示す一覧表を参照
して故障箇所を判定する手段を含む ことを特徴とするデイジタル回路の故障診断方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10622580A JPS5731058A (en) | 1980-08-01 | 1980-08-01 | Fault diagnostic system of digital circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10622580A JPS5731058A (en) | 1980-08-01 | 1980-08-01 | Fault diagnostic system of digital circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731058A JPS5731058A (en) | 1982-02-19 |
| JPS6161426B2 true JPS6161426B2 (ja) | 1986-12-25 |
Family
ID=14428188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10622580A Granted JPS5731058A (en) | 1980-08-01 | 1980-08-01 | Fault diagnostic system of digital circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5731058A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429835U (ja) * | 1990-06-29 | 1992-03-10 | ||
| JPH0523054U (ja) * | 1991-09-03 | 1993-03-26 | エヌオーケー株式会社 | 液面センサ |
| JPH0536322U (ja) * | 1991-10-21 | 1993-05-18 | エヌオーケー株式会社 | 液面センサ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04167029A (ja) * | 1990-10-31 | 1992-06-15 | Nec Corp | 故障検出判定装置 |
-
1980
- 1980-08-01 JP JP10622580A patent/JPS5731058A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429835U (ja) * | 1990-06-29 | 1992-03-10 | ||
| JPH0523054U (ja) * | 1991-09-03 | 1993-03-26 | エヌオーケー株式会社 | 液面センサ |
| JPH0536322U (ja) * | 1991-10-21 | 1993-05-18 | エヌオーケー株式会社 | 液面センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731058A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4228537A (en) | Method of and apparatus for automatic fault diagnosis of electrical circuits employing on-line simulation of faults in such circuits during diagnosis | |
| US4639917A (en) | Fault determining apparatus for data transmission system | |
| US3497685A (en) | Fault location system | |
| US4539682A (en) | Method and apparatus for signaling on-line failure detection | |
| US4683569A (en) | Diagnostic circuit utilizing bidirectional test data comparisons | |
| JPS6161426B2 (ja) | ||
| JPS6226734B2 (ja) | ||
| CN119512057B (zh) | 民机飞控系统鉴定试验方法及试验系统 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JPS6234247A (ja) | 障害ハ−ドウエア指摘テ−ブル生成方式 | |
| JP3378975B2 (ja) | 障害診断器 | |
| JPS63198135A (ja) | 診断装置付電子計算機システム | |
| US5168501A (en) | Method for checking hardware errors | |
| JP2878014B2 (ja) | Ｒａｍ試験方式 | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| JP2870001B2 (ja) | 論理回路パッケージ | |
| SU607218A1 (ru) | Устройство дл контрол цифровых блоков | |
| JPS6346458B2 (ja) | ||
| CN117851230A (zh) | 接口测试方法、装置、终端设备及存储介质 | |
| JPH0378657B2 (ja) | ||
| JPS62267679A (ja) | 順序回路の故障診断方式 | |
| Tuomenoksa et al. | Problems of programming for shared real-time systems | |
| JPS63121935A (ja) | 論理装置の故障診断方式 | |
| JPS628828B2 (ja) | ||
| JPH0634712A (ja) | 故障診断方式 |