JPH03100751A - 入出力処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

技術分野 本発明は入出力処理装置に関し、特に主記憶装置と入出
力装置との間のデータ転送を制御する入出力処理装置と
主記憶装置との間のデータ転送方式に関する。 従来技術 従来、主記憶装置と入出力装置との間のデータ転送にお
いては、人力転送の場合、入出力装置から受信したデー
タが一定のバイト数に達したときに該データを所定のバ
イト数単位（通常は１ワ一ド単位）でメモリに書込み、
出力転送の場合、データバッファ内に貯えられたデータ
が入出力装置に送られてデータバッファ内に一定のバイ
ト数の空きができたときに所定のバイト数（通常は１ワ
ード）のデータを主記憶装置から読出してデータバッフ
ァに補充するという方式がとられている。 このような従来のデータ転送では、出力転送の開始時な
どにデータバッファが空きまたは空きに近い状態のとき
に、主記憶装置にデータの０（給能力があっても、１回
のメモリアクセスではデータバッファにデータを充分供
給することができず、メモリアクセスを数回繰返さなけ
ればならない。 また、入力転送の場合においても、データバッファに詰
まったデータを主記憶装置に書込むために数回のメモリ
アクセスが必要であり、結果的にデータオーバランが発
生しやすいという欠点がある。 さらに、１回のメモリアクセスで常に数ワードのデータ
の読出しまたは書込みを行うブロック転送方式では、デ
ータバッファから主記憶装置への書込みまたは主記憶装
置からデータバッファへの読出しのときに時間を要し、
データ転送が一時的に中断する可能性が高いという欠点
がある。 発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、入出力装置の転送速度に応じたデータ転
送を行うことができ、データ転送開始時に効率のよいメ
モリアクセスを行うことができる入出力処理装置の提供
を目的とする。 発明の構成 本発明による入出力処理装置は、主記憶装置と入出力装
置との間で転送されるデータを一時保持するデータバッ
ファを有する入出力処理装置であって、前記データバッ
ファに保持されたデータ量を計数する計数手段と、前記
計数手段の計数値に応じて１回のアクセスで転送される
前記主記憶装置との間のデータ転送量を決定する決定手
段と、前記決定手段により決定された前記データ転送量
に応じて前記主記憶装置に対する読出し書込みを制御す
る制御手段とを有することを特徴とする。 実施例 次に、本発明の一実施例について

【！！１面を参照して
説明する。 第１図は本発明の一実施例の構成を示すブロック図であ
り、第２図は本発明の一実施例のシステム構成を示すブ
ロック図である。これらの図において、入出力装置３は
共通部１と入出力ボート部２−１〜２−４とから構成さ
れ、共通部１は中央処理装置５に接続されている主記憶
装置４と接続され、入出力ボート部２−１〜２−４各々
は！１０インタフェース１００を介して入出力装置６−
１〜６−４と接続されている。 ここで、主記憶装置４は１回のアクセスにより４バイト
　（１ワード）、８バイト　（２ワード）。 １２バイト　（３ワード）、１６バイト　（４ワード）
の読出しまたは書込みが可能となっている。 共通部１のデータ転送制御部１０はメモリアドレスやデ
ータ長の保持更新、メモリ・インタフェース制御、人出
力ボート部２−１〜２−４とのインタフェース制御、デ
ータ転送シーケンス制御を行う。 また、データ転送制御部１０は入出力処理装置３を制御
するマイクロプロセッサ（【カポせず）とインタフェー
スを介して接続されているが、本図においてはそのイン
タフェースを図示していない。 人力データレジスタ（ＩＢ）１１は内部データバス１３
を介して人出力ボート部２−１のデータバッファ２１お
よび他の入出力ボート部２−２〜２−４から受取ったデ
ータ、すなわち主記憶装置４に書込むデータを一時的に
格納する。 出力データレジスタ（ＯＢ）１２は主記憶装置４から読
出したデータを一時的に格納し、内部データバス１４を
介して入出力ボート部２−１のデータバッファ２１およ
び他の人出力ボート部２−２〜２−４に出力する。 優先判定回路１５は入出力ボート部２−１の人出力ボー
ト制御部２０および他の入出力ボート部２−２〜２−４
の人出力ボート制御部（図示せず）からのメモリリクエ
ストに対して最優先のものに許可を与え、該入出力ボー
ト部２−１〜２−４からのメモリリクエストをデータ転
送制御部１０に送出するとともに、該入出力ボート部２
−１〜２−４からのアクセスバイトコードおよびその出
力データ転送フラグを選択回路１６．１７を介してデー
タ転送制御部１０に送出するよう制御する。 人出力ボート制御部２０は入出力ボート部２−１を制御
し、データ転送シーケンス制御や入出力インタフェース
制御を行う。 メモリポインタ（ＭＰ）２２は主記憶装置４とのデータ
転送を制御する４ビツトのポインタである。 出力転送の場合、メモリポインタ２２の値は主記憶装置
４から読出したデータを書込むべきデータバッファ２１
の先頭アドレスを示し、入力転送の場合、メモリポイン
タ２２の値はデータバッファ２１内に格納されているデ
ータを主記憶装置４に書込むとき、データバッファ２１
から読出すデータの先頭アドレスを保持し、主記憶装置
４とのデータ転送の進行に伴って更新される。 人出力インタフェースポインタ（ＰＰ）２３はＩ１０イ
ンタフェース１００上のデータ転送を制御する５ビツト
のポインタである。 出力転送の場合、入出力インタフェースポインタ２３の
値は入Ｌｉｌ力装置６−１にデータを送出するときにデ
ータバッファ２１から読出すデータのアドレスを示し、
入力転送の場合、人出力インタフェースポインタ２３の
値は入出力装置６−１から受Ｉ５シたデータを書込むべ
きデータバッファ２１のアドレスを示し、入出力装置６
−１とのデータ転送の実行に伴って逐次更新される。 データバッファ２１は１６バイトからなっており、出力
データレジスタ１２を介して人力される主記憶装置４か
らのデータを選択回路２７を介して１バイトずつ受取り
、入出力装置６−１に出力するデータを選択回路２８を
介して１バイトずつデータアウトレジスタ（ＤＴＯ）３
０に出力する。 また、データバッファ２１から読出されたデータはドラ
イバ２９および内部データバス１３を介して人力データ
レジスタ１１に出力される。 データアウトレジスタ３０１．：ｉ３納されたデータバ
ッファ２］からの１バイトのデータは、ドライバ３２お
よびＩ１０インタフェース＋００を介して入出力装置６
−１に送出される。 チー９インＬｉ’）ス９　（ＤＴ　１　）　３１　ニハ
Ｉ　１０インタフエース１００およびレシーバ３３を介
して受信した入出力装置６−１からの１バイトのデータ
が格納され、そのデータは選択回路２７を介してデータ
バッファ２１に書込まれる。 減算器２４はメモリポインタ２２の値と入出力インタフ
ェースポインタ２３の値との差を計算し、その計算結果
は差分ポインタ（ＤＰ）２５に格納される。差分ポイン
タ２５の値は入出力ボート制御部２０および変換回路２
６に出力される。 人出力ボート制御部２ｏは差分ポインタ２５の値と人出
力インタフェースポインタ２３の最上位ビットの値とか
らデータバッファ２１に空きがあるか否か、または格納
されているデータがあるか否かを判断し、空きがあれば
、または格納されているデータがあればメモリリクエス
トを優先判定回路１５に出力して主記憶装置４に対する
データの読出しまたは書込みを要求するとともに、出力
データ転送フラグを選択回路１７を介してデータ転送制
御部】０に出力する。 変換回路２６は差分ポインタ２５の値を２ビツトの情報
にエンコードし、該情報をアクセスバイトコードとして
選択回路１６を介してデータ転送制御部１０に出力する
。 上述の主記憶装Ｗ４とデータバッファ２１との間のデー
タ転送は４バイトの整数倍（但し、最大１６バイト）を
１単位として行われ、入出力装置６−１とデータバッフ
ァ２１との間のデータ転送は１バイト単位で行われる。 尚、第１図においては入出力ボート部２−１の各回路の
みを図示しており、他の人出力ボート部２−２〜２−４
の各回路は図示していないが、他の人出カボート部２−
２〜２−４の構成は入出力ポート部２−１の構成と同じ
であり、その動作も同様である。 第３図は第１図の差分ポインタ２５の値とデータバッフ
ァ２１のデータ量およびアクセスバイトコードとの関係
を示す図である。図において、差分ポインタ２５の値が
“００００”のときに出力転送であればデータバッファ
２１のデータ量は１５バイトであり、人力転送であれば
データバッファ２１のデータ量は１バイトである。 差分ポインタ２５の航が“０００１”のときに出力転送
であればデータバッファ２１のデータ量は１４バイトで
あり、人力転送であればデータバッファ２１のデータ量
は２バイトである。 差分ポインタ２５の値が“００１Ｏ”のときに出力転送
であればデータバッファ２１のデータ量は１３バイトで
あり、入力転送であればデータバッファ２１のデータ量
は３バイトである。 上記の場合、出力転送であれば入出力１ニ一ト制御部２
０によりデータバッファ２１に空きがないと１４断され
、人力転送であれば入出力ポート制御部２０によりデー
タバッファ２１にデータが充分に格納されていないと判
断されるので、メモリリクエストの出力が抑止される。 差分ポインタ２５の値が’００１１”のときに出力転送
であればデータバッファ２１のデータ量は１２バイトで
あり、入力転送であればデータ量くツファ２１のデータ
量は４バイトである。 差分ポインタ２５の値が“０１００”のときに出力転送
であればデータバッファ２１のデータ量は１１バイトで
あり、入力転送であればデータ量くツファ２１のデータ
量は５バイトである。 差分ポインタ２５の値が“０１０１“のときに出力転送
であればデータバッファ２１のデータ量は１０バ・ｆト
であり、入力転送であればデータ量（ツファ２１のデー
タ量は６バイトである。 差分ポインタ２５の値が“０１１Ｏ”のときに出力転送
であればデータバッファ２１のデータ量は９バイトであ
り、入力転送であればデータ量（ツファ２１のデータ量
は７バイトである。 上記の場合、出力転送であれば入出力ボート制御部２０
によりデータバッファ２１に空きがあると判断され、入
力転送であれば入出力ボート制御部２０によりデータバ
ッファ２１に充分にデータが格納されていると判断され
るので、メモリリクエストが出力されるとともに、変換
回路２６からアクセスバイトコードとして“００ｍが出
力される。 アクセスバイトコードが′００２のとき、出力転送であ
れば主記憶装置４からの４バイトのデータの読出しを示
し、入力転送であれば主記憶装置４への４バイトのデー
タの書込みを示す。 差分ポインタ２５の値が“０１１１°のときに出力転送
であればデータバッファ２１のデータ量は８バイトであ
り、入力転送であればデータバッファ２１のデータ量は
８バイトである。 差分ポインタ２５の値が１０００”のときに出力転送で
あればデータバッファ２１のデータ量は７バイトであり
、入力転送であればデータバッファ２１のデータ量は９
バイトである。 差分ポインタ２５の値が“１００１”のときに出力転送
であればデータバッファ２１のデータ量は６バイトであ
り、人力転送であればデータバッファ２１のデータ量は
１０バイトである。 差分ポインタ２５の値が“１０１０”のときに出力転送
であればデータバッファ２１のデータ量は５バイトであ
り、入力転送であればデータバッファ２１のデータ量は
１１バイトである。 上記の場合、出力転送であれば人出力ボート制御部２０
によりデータバッファ２１に空きがあると判断され、入
力転送であれば入出力ボート制御部２０によりデータバ
ッファ２１に充分にデータが格納されていると判断され
るので、メモリリクエストが出力されるとともに、変換
回路２６からアクセスバイトコードとして“０１°が出
力される。 アクセスバイトコードが′０１２のとき、出力転送であ
れば主記憶装置４からの８バイトのデータの読出しを示
し、人力転送であれば主記憶装置４への８バイトのデー
タの書込みを示す。 差分ポインタ２５の値が’１０１１”のときに出力転送
であればデータバッファ２１のデータ量は４バイトであ
り、入力転送であればデータバッファ２１のデータ量は
１２バイトである。 差分ポインタ２５の値が’　１１００”のときに出力転
送であればデータバッファ２１のデータ量は３バイトで
あり、入力転送であればデータバッファ２１のデータ量
は１３バイトである。 差分ポインタ２５の値が“１１０１″のときに出力転送
であればデータバッファ２１のデータ量は２バイトであ
り、入力転送であればデータバッファ２１のデータ量は
１４バイトである。 差分ポインタ２５の値が’　１１１０”のときに出力転
送であればデータバッファ２１のデータ量は１バイトで
あり、入力転送であればデータバッファ２１のデータ量
は１５バイトである。 上記の場合、出力転送であれば人出力ボート制御部２０
によりデータバッファ２１に空きがあると判断され、入
力転送であれば人出力ボート制御部２０によりデータバ
ッファ２１に充分にデータが格納されていると判断され
るので、メモリリクエストが出力されるとともに、変換
回路２６からアクセスバイトコードとして“１０”が出
力される。 アクセスバイトコードが１０″′のとき、出力転送であ
れば主記憶装置４からの１２バイトのデータの読出しを
示し、入力転送であれば主記憶装置４への１２バイトの
データの書込みを示す。 差分ポインタ２５の値が“１１１１”で、入出力インタ
フェースポインタ２３の最上位ビットが“０゜のときに
、出力転送であればデータバッファ２１のデータ量は０
バイトであり、入力転送であればデータバッファ２１の
データ量は１６バイトである。 この場合、出力転送であれば入出力ポート制御部２０に
よりデータバッファ２１が空であると判断され、入力転
送であれば入出力ボート制御部２０によりデータバッフ
ァ２１すべてにデータが格納されていると判断されるの
で、メモリリクエストが出力されるとともに、変換「１
路２６からアクセスバイトコードとして“１１°が出力
される。 アクセスバイトコードが“１１”のとき、出力転送であ
れば主記憶装置４からの１６バイトのデータの読出しを
示し、人力転送であれば主記憶装置４への１６バイトの
データの書込みを示す。 差分ポインタ２５の値が“１１１１°で、人出力インタ
フェースポインタ２３の最上位ビットが“１”のときに
、出力転送であればデータバッファ２１のデータ量は１
６バイトであり、入力転送であればデータバッファ２１
のデータ量は０バイトである。 この場合、出力転送であれば入出力ボート制御部２０に
よりデータバッファ２１ずべてにデータが格納されてい
ると判断され、入力転送であれば入出力ボート制御部２
０によりデータバッファ２１が空であると判断されるの
で、メモリリクエストの出力が抑止される。 これら第１図〜第３図を用いて本発明の一実施例の動作
について説明する。 出力転送を起動しようとする場合、データ転送制御部１
０にはマイクロプログラムによりデータ長および主記憶
装置４上のアドレス（データ転送の開始アドレス）が設
定される。尚、第１図にはその設定手段を図示していな
い。 その後に、転送対象である入出力装置６−１が接続され
ている入出力ポート部２−１の人出力ボート制御部２０
内の出力データ転送フラグ（図示せず）に“１”がセッ
トされるとともに、メモリポインタ２２および入出力イ
ンタフェースポインタ２３の全ビットに“０°がセット
される。 メモリポインタ２２および入出力インタフェースポイン
タ２３の全ビットに“０１がセットされると、減算器２
４によりメモリポインタ２２の値と人出力インタフェー
スポインタ２３の値との差カリ１算され、差分ポインタ
２５に“＋１１１”がセットされる。 ここで、減算器２４では「入出力、インタフェースポイ
ンタ２３の下位４ビツト＋メモリポインタ２２の全ビッ
トの反転値」の計算が行われており、上記の場合には［
“００００”＋“１１１１“」の計算が行われ、その計
算結果“１１１１”が差分ポインタ２５にセットされる
。 人出力ボート制御部２０は差分ボ、ｆシタ２５の値“＋
１１１”と、人出力インタフェースポインタ２３の最上
位ビットの値“０”とからデータバッファ２１が空であ
ると判断し、メモリリフニスＩ・を優先判定回路１５に
出力して主起ｔα装置４がらのデータの読出しを要求す
る。 このとき、入出力ボート制御部２ｏがらデータ転送制御
部１０に出力データ転送フラグの値“１“が出力される
とともに、差分ポインタ２５の値“１１１１が変換回路
２６でエンコードされ、アクセスバイトコードとして“
１１°がデータ転送制御部１０に出力される。この場合
、アクセスバイトコードが“１１”なので１６バイトの
データの読出しを示す。 優先判定回路１５は人出力ボート制御部２０がらのメモ
リリクエストが最優先のものと判定すると、該メモリリ
クエストに許可を与え、人出カポート制御部２０からの
メモリリクエストをデータ転送制御部］０に伝えるとと
もに、人出力ボート部２−１からのアクセスバイトコー
ドおよびその出力データ転送フラグを選択回路１’６．
１７を介してデータ転送制御部１０に伝える。 データ転送制御部１０は入出力ポート制御部２０からの
メモリリクエストに応じて、主記憶装置４・＼のメそり
リクエストを′１ｍとし、１６バイトリードを指示する
コマンドとアドレスとを出力して主記憶装置４をアクセ
スする。 主記憶装置４は該メモリリクエストが受付は可能であれ
ば、データ転送制御部１０・＼のアクセプトを“１”と
し、その後に出力データレジスタ１２に１６バイトのデ
ータのうち最初の４バイトのデータを送出するとともに
、データ転送制御部１０へのリプライを“１”としてデ
ータの受取りを指示する。 入出力処理装置３は主記憶装置４からのデータを出力デ
ータレジスタ１２に一時格納し、該データを内部データ
バス１４を介して選択回路２７に供給する。 選択回路２７は出力転送の場合に内部データバス１４側
を選択出力するので、主記憶装置４からの４バイトのデ
ータがデータバッファ２１に書込まれるとともに、メモ
リポインタ２２の値が加算器２２ａにより＋４され−る
。 主記憶装置４からは４バイトのデータが１マシンザイク
ル毎に次々と出力されており、この主記憶装置ｉｆ４か
らの４バイトのデータがデータバッファ２１に書込まれ
ると同時に、出力データレジスタ１２には主記憶装置４
からの次の４バイトのデータが格納される。 以後、上述の処理動作が３回繰返され、主記憶装置４か
らの１６バイトのデータがデータバッファ２１に書込ま
れる。この間に主記憶装置４で異常が検出されると、主
記憶装置４からデータ転送制御部１０にエラー信号が通
知される。 上記の処理動作により、主記憶装置４からの１６バイト
のデータが順次データバッファ２１に書込まれるとき、
メモリポインタ２２は０゛から’４’、’８°、　°Ｃ
°と更新され、再び“０゜に戻る。 メモリポインタ２２の値がＣ°から　°０°に変化する
とき、入出力インタフェースポインタ２３の最上位ビッ
トが“０”から“１°に反転し、差分ポインタ２５の値
も再び“１１１１”となる。 人出力ボート制御部２０は入出力インタフェースボ、イ
ンタ２３の最上位ビット“１”と、差分ポインタ２５の
値“＋１１１”とからデータバッファ２１ずべてにデー
タが格納されていると判断し、次のメモリリクエストの
出力を抑止する。 一方、データバッファ２１にデータが格納されると、デ
ータバッファ２１からのデータの読出しが行われて最初
の１バイトがデータアウトレジスタ′う０に格納され、
Ｉ１０インタフェース１００を介して入出力袋［６−１
への転送が開始される。 このデータバッファ２１からのデータの読出しが行われ
る毎に、人出力インタフェースポインタ２３の値が加算
器２３ａにより＋１ずつされていく。 データバッファ２１から４バイトのデータが入出力装置
６−１に転送されたとき、入出力インクフェースポイン
タ２３の値は“１０１００°となるが、メモリポインタ
２２の値は０゛のままなので、差分ポインタ２５の値が
“００１１”となる。 よって、入出力ボート制御部２０はデータバッファ２１
内に４バイトの空きを検出し、その４バイトのデータを
補充するためにメモリリクエストを再び優先判定回路１
５に送出する。但し、このときのアクセスバイトコード
は“００：となり、４バイトのデータの読出しを示す。 人出力ボート制御部２０からのメモリリクエストは上述
の処理動作と同様に、優先判定回路１５を介してデータ
転送制御部１０に送られ、データ転送制御部１０から４
バイトリードを指示するコマンドとアドレスとが出力さ
れて主記憶装置４がアクセスされる。 これにより、主記憶装置４から４バイトのデータが読出
されてデータバッファ２１に書込まれるとともに、メモ
リポインタ２２の値が加算器２２ａにより＋４される。 よって、メモリポインタ２２の値が“０１００”となる
ので、差分ポインタ２５の値が再び“１１１１”となり
、入出力ボート制御部２０は再びデータバッファ２１す
べてにデータが格納されていると判断し、次のメモリリ
クエストの出力を抑止する。 以上のようにしてデータ転送が実行されると、データ転
送制御部１０に設定されたデータ長およびメモリアドレ
スが１回のメモリアクセス毎にアクセスバイトに応じた
値に更新され、データ長が尽きるとデータ転送が終了す
る。 人力転送の場合にも上述の処理と同様に、メモリポイン
タ２２および入出力インタフェースポインタ２３の全ビ
ットに“０”がセットされてデータ転送が開始され、転
送対象の入出力装置６−１からのデータがレシーバ３３
およびデータインレジスタ３１を介して選択回路２７に
供給される。 選択回路２７は人力転送の場合にデータインレジスタ３
１側を選択出力するので、入出力装置６−１からの最初
のデータがデータバッファ２１の０番地に書込まれると
ともに、入出力インタフェースポインタ２３の値が加算
器２３ａにより＋１される。 この入出力装置６−１からのデータが４バイトに達する
と、入出力インタフェースポインタ２３の値が“ｏｏｔ
ｏｏ　”となるので、差分ポインタ２５の値が“００１
１”となり、入出力ボート制御部２０はデータバッファ
２１内に格納された４バイトのデータを主記憶装置４に
書込むためにメモリリクエストを優先判定回路１５に送
出する。このとき、データ転送制御部１０へのアクセス
バイトコードは００”となり、４バイトのデータの書込
みを示す。 よって、メモリポインタ２２が示すデータバッファ２１
のアドレスから４バイトのデータが読出され、そのデー
タがドライバ２９および内部データバス１３を介して人
力データレジスタ１１に一時格納されてから主記憶装置
４に書込まれる。 第４図は第１図の主記憶装置４の（Ｒ成を示すブロック
図であり、ＷＳ５図は第４図に示す主記憶袋Ｗ４の動作
を示すタイムチャートである。これら第４図および第５
図を用いて主起ｔα装置４に入出力装置６−１から送ら
れてきた１６バイトのデータが書込まれる場合について
説明する。 入出力処理装置３を介して送られてきた入出力装置６−
１からの１６バイトのデータを主記憶装置４に書込む場
合、入出力処理装置３からのリクエストバンク番号がリ
クエスト判定回路４０に入力されると、リクエスト判定
回路４０は該リクエストバンク番号に対するメモリリク
エストが受付は可能であるか否かを判断する。 ノクエスト判定回路４０は該リクエストバンク番号に対
するメモリリクエストが受付は可能であれば、その旨を
制御回路４９に通知するとともに、該リクエストバンク
番号をバンク番号レジスタ（ＢＫＮ）４２にセットする
。 このとき、入出力処理装置３から送られてきたアドレス
、コマンド、ライトマスク、ライトデータが夫々選択回
路４１を介してアドレスレジスタ（ＡＤＲ）４５とコマ
ンドレジスタ（ＣＭ　Ｄ　Ｒ）４６とライトマスクレジ
スタ（ＷＭＩ０４７とライトデータレジスタ（ＷＤＲ）
４８とにセットされる。 制御回路４９はリクエスト判定回路４０からの通知と、
バンク番号レジスタ４２からバンク番号レジスタ４３を
介して入力されるリクエストバンク番号と、コマンドレ
ジスタ４６およびライトマスクレジスタ４７からのコマ
ンドおよびライトマスクとによりメモリセル５３への１
６バイトライトであることを知り、メモリセル５３のバ
ンク（ＢＡＮＫ）Ｏにライトデータの書込みを指示する
。 メモリセル５３では制御回路４９により指定されたバン
ク０の、アドレスレジスタ４５がらアドレスレジスタ５
０を介して送られてきたアドレスに、ＥＣＣ（誤り検出
訂正符号）発生回路５１てＥＣＣビットが付与され、ラ
イトデータレジスタ５２を介して入力された最初の４バ
・ｆトのライトデータが書込まれる。 次に、制御回路４９はバンク番号レジスタ４３から入力
され、加算器４４によって１１されたリクエストバンク
番号を受取ると、メモリセル５３のバンク１へのライト
データの書込みを指示し、次のライトデータがメモリセ
ル５３のバンク１に書込まれる。 上述の処理動作と同様にして、メモリセル５３の連続ス
るバンク２，３へのライトデータの書込みが行われると
、メモリセル５３への１６バイトのデータの書込みが終
了する。 入出力処理装置３が主記憶装置４から１６バイトのデー
タを読出す場合も上述の処理動作と同様にして、制御回
路４９の制御により連続するバンクθ〜３から順次デー
タが読出され、選択回路５４を介してリードデータレジ
スタ５５にセットされ、ＥＣＣ訂正回路５６で誤りが訂
正された後にリードデータレジスタ５７を介して入出力
処理装置″うに送出される。 ここで、選択回路５４はバンク番号レジスタ４３から供
給されるリクエストバンク番号に応じてバンク０〜３か
らのデータを選択する。 尚、中央処理装置５からの主記憶装置４に対する読出し
または書込みも、上述の処理動作と同様にして行われる
。 このように、データバッファの残データ量または空き領
域のバ・ｆト数に応じて１回のアクセスで転送される主
記憶装置４との間のデータ転送量、すなわち主記憶装置
４から読出すワード数または主記憶装置４に書込むワー
ド数を決定することによって、出力転送時に１回のメモ
リアクセスでデータバッファ２１にデータを充分供給す
ることができる。 また、入力転送時にデータバッファ２１に格納されたデ
ータ量に応じて１回のメモリアクセスで主記憶装置４へ
の書込みを行うことができるので、メモリアクセスを繰
返す必要がなくなるとともに、データオーバランの発生
を防止することができる。 よって、データ転送を一時的に中断することなく、入出
力装置６−１〜６−４の転送速度に応じたデータ転送を
行うことが可能になるとともに、データ転送開始時に効
率のよいメモリアクセスを行うことが可能となる。 発明の詳細 な説明したように本発明によれば、データバッファに保
持されたデータ量に応じて決定された１回のアクセスで
転送される主記憶装置との間のデータ転送量により主記
憶装置に対する読出し書込みを行うようにすることによ
って、入出力装置の転送速度に応じたデータ転送を行う
ことができ、データ転送開始時に効率のよいメモリアク
セスを行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例のシステム構成を示すブロック
図、第３図は第１図の差分ポインタの６道とデータバッ
ファのデータ量およびアクセスバイトコードとの関係を
示す図、第４図は第１図の主記憶装置の構成を示すブロ
ック図、第５図は第４図に示す主記憶装置の動作を示す
タイムチャートである。 主要部分の符号の説明 １・・・・・・共通部 ２−１〜２−４・・・・・・人出力ボート部３・・・・
・・入出力処理装置 ４・・・・・・主記憶装置 ６−１〜６−４・・・・・・入出力装置１０・・・・・
・データ転送制御部 １５・・・・・・優先判定回路 １６．１７゜ ２７．２８・・・・・・選択回路 ２０・・・・・・人出力ボート制御部 ２１・・・・・・データバッファ ２２・・・・・・メモリポインタ ２３・・・・・・入出力インタフェースポインタ２４・
・・・・・減算器 ２５・・・・・・差分ポインタ ２６・・・・・・変換回路

Claims (1)

【特許請求の範囲】
1. （１）主記憶装置と入出力装置との間で転送されるデー
   タを一時保持するデータバッファを有する入出力処理装
   置であって、前記データバッファに保持されたデータ量
   を計数する計数手段と、前記計数手段の計数値に応じて
   １回のアクセスで転送される前記主記憶装置との間のデ
   ータ転送量を決定する決定手段と、前記決定手段により
   決定された前記データ転送量に応じて前記主記憶装置に
   対する読出し書込みを制御する制御手段とを有すること
   を特徴とする入出力処理装置。