JPH03100851A - 先入れ先出し記憶装置 - Google Patents
先入れ先出し記憶装置Info
- Publication number
- JPH03100851A JPH03100851A JP1238537A JP23853789A JPH03100851A JP H03100851 A JPH03100851 A JP H03100851A JP 1238537 A JP1238537 A JP 1238537A JP 23853789 A JP23853789 A JP 23853789A JP H03100851 A JPH03100851 A JP H03100851A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- latch
- counter
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は 複数のプロセッサ間あるいは複数のバス間で
行われるデータ転送の際にバッフ７メモリとして使用さ
れる先入れ先出し記憶装置に関するものであも 従来の技術 従来の技術による先入れ先出し記憶装置の構成の一例を
第２図に示す。 １０（友 書き込みポートと読み出し
ポートを有する２ポートの記憶要素であ、ＬＩＨｌｌづ
つ増加するカウンタから成る書き込みポインタであり、
記憶要素ｌＯに対してデータを書き込む際の書き込みア
ドレスを生成する。 １２ｊ＆ 書き込みポインタ１
１と同様のカウンタから成る読み出しポインタであり、
記憶要素ｌＯからデータを読み出す際の読み出しアドレ
スを生成すも 書き込みポインタ１■友 記憶要素１０
に対して書き込み動作が行われる度にインクリメントさ
れ 次にデータを書き込むべきアドレスを指定していも
また 読み出しポインタ１２も同様へ 読み出し動作
が行われる度にインクリメントされ 次に読み出すべき
データが格納されているアドレスを指定していも した
がって、記憶要素１０に有効なデータが格納されていな
い初期状態では書き込みポインタ１１と読み出しポイン
タ１２は一致しており、データが格納されると書き込み
ポインタ１１は読み出しポインタ１２よりも先行してい
き、書き込み動作後に書き込みポインタ１１と読み出し
ポインタ１２が一致すれば記憶要素・１０が有効なデー
タで満たされた状態になも 以上のような構成により、先に書き込んだデータから順
番に読み出すことが可能な先入れ先出し記憶装置が実現
されていも 発明が解決しようとする課題 しかしながら上記のような構成で沫 例えば同一データ
をｎワード連続して格納する場合、記憶要素ｌＯにおい
てｎワードの記憶域を必要とすも本発明はかかる点に鑑
へ 連続したｎワードの同一データを格納する場合、そ
のためにｎワード以下の記憶域でデータを格納できる先
入れ先出し記憶装置を提供することを目的とすも 課題を解決するための手段 本発明ＧＥＬ 書き込みと読み出しの２ポートを有し
データを格納するデータフィールド部と前記データの
個数を格納するワード数フィールド部をもつ複数のワー
ドから構成される記憶要素と、書き込みアドレスを示す
書き込みポインタと、読み出しアドレスを示す読み出し
ポインタと、入力データを一時的に保持する第１のラッ
チと、入力データと前記第１のラッチのデータを比較す
るコンパレータと、前記コンパレータからの前記入力デ
ータと前記第１のラッチが一致した時に発生する一致検
出信号によりカウントされる第１のカウンタと、前記記
憶要素のデータフィールド部より読み出されたデータを
保持する第２のラッチと、前記記憶要素のワード数フィ
ールド部より読み出された値が初期値として設定される
第２のカウンタとを備え 前記書き込みポインタは前記
コンパレータにより制御され 前記読み出しポインタは
前記第２のカウンタにより制御されることを特徴とする
先入れ先出し記憶装置であも 作用 本発明は前記した構成により、連続するｎワードの同一
データに対して、前記データｌワードとそのワード数ｎ
を記憶することができ、また前記データを読み出す際に
はそのワード数ｎにより、ｎワードのデータを読み出す
ことができも したがって、連続した同一データが書き
込まれる場合には記憶域を節減して動作できも 実施例 第１図は本発明の一実施例における先入れ先出し記憶装
置の構成図を示すものであ４ ２０は書き込みポートと
読み出しポートを有し データを格納するデータフィー
ルド部と前記データの個数を格納するワード数フィール
ド部から成る２ポートの記憶要素であａ データを書き
込む場合と読み出す場合のアドレスＣ友 それぞれ独
立に書き込みポインタ２と読み出しポインタ３により指
定されも ４は書き込まれるべき最新のデータを一時的
に保持する第１のラッチであり、この第１のラッチ４の
データと外部から入力されたデータとをコンパレータ５
が比較して一致している場合には一致検出信号を出力す
も 一致検出信号が第１のカウンタ６に入力されも 一
致検出信号が生成された場合に（よ 第１のカウンタ６
は連続して一致する回数をカウントすも 一致検出信号
のインバータ７を通したものが書き込みポインタ２の制
御入力と第１のラッチ４の制御入力として入力されも
読み出しポインタ３が指定しているアドレスにより、次
に読み出されるべきデータにおいて、記憶要素２０のデ
ータフィールド部から第２のラッチ８ヘ ワード数フィ
ールド部から第２のカウンタ９へそれぞれ写される。第
２のカウンタ９は読み出し要求信号ＣＬＫによりディク
リメントされ カウント値がＯになったときＯ検出信号
が読み出しポインタ３と第２のラッチ８に入力される。
行われるデータ転送の際にバッフ７メモリとして使用さ
れる先入れ先出し記憶装置に関するものであも 従来の技術 従来の技術による先入れ先出し記憶装置の構成の一例を
第２図に示す。 １０（友 書き込みポートと読み出し
ポートを有する２ポートの記憶要素であ、ＬＩＨｌｌづ
つ増加するカウンタから成る書き込みポインタであり、
記憶要素ｌＯに対してデータを書き込む際の書き込みア
ドレスを生成する。 １２ｊ＆ 書き込みポインタ１
１と同様のカウンタから成る読み出しポインタであり、
記憶要素ｌＯからデータを読み出す際の読み出しアドレ
スを生成すも 書き込みポインタ１■友 記憶要素１０
に対して書き込み動作が行われる度にインクリメントさ
れ 次にデータを書き込むべきアドレスを指定していも
また 読み出しポインタ１２も同様へ 読み出し動作
が行われる度にインクリメントされ 次に読み出すべき
データが格納されているアドレスを指定していも した
がって、記憶要素１０に有効なデータが格納されていな
い初期状態では書き込みポインタ１１と読み出しポイン
タ１２は一致しており、データが格納されると書き込み
ポインタ１１は読み出しポインタ１２よりも先行してい
き、書き込み動作後に書き込みポインタ１１と読み出し
ポインタ１２が一致すれば記憶要素・１０が有効なデー
タで満たされた状態になも 以上のような構成により、先に書き込んだデータから順
番に読み出すことが可能な先入れ先出し記憶装置が実現
されていも 発明が解決しようとする課題 しかしながら上記のような構成で沫 例えば同一データ
をｎワード連続して格納する場合、記憶要素ｌＯにおい
てｎワードの記憶域を必要とすも本発明はかかる点に鑑
へ 連続したｎワードの同一データを格納する場合、そ
のためにｎワード以下の記憶域でデータを格納できる先
入れ先出し記憶装置を提供することを目的とすも 課題を解決するための手段 本発明ＧＥＬ 書き込みと読み出しの２ポートを有し
データを格納するデータフィールド部と前記データの
個数を格納するワード数フィールド部をもつ複数のワー
ドから構成される記憶要素と、書き込みアドレスを示す
書き込みポインタと、読み出しアドレスを示す読み出し
ポインタと、入力データを一時的に保持する第１のラッ
チと、入力データと前記第１のラッチのデータを比較す
るコンパレータと、前記コンパレータからの前記入力デ
ータと前記第１のラッチが一致した時に発生する一致検
出信号によりカウントされる第１のカウンタと、前記記
憶要素のデータフィールド部より読み出されたデータを
保持する第２のラッチと、前記記憶要素のワード数フィ
ールド部より読み出された値が初期値として設定される
第２のカウンタとを備え 前記書き込みポインタは前記
コンパレータにより制御され 前記読み出しポインタは
前記第２のカウンタにより制御されることを特徴とする
先入れ先出し記憶装置であも 作用 本発明は前記した構成により、連続するｎワードの同一
データに対して、前記データｌワードとそのワード数ｎ
を記憶することができ、また前記データを読み出す際に
はそのワード数ｎにより、ｎワードのデータを読み出す
ことができも したがって、連続した同一データが書き
込まれる場合には記憶域を節減して動作できも 実施例 第１図は本発明の一実施例における先入れ先出し記憶装
置の構成図を示すものであ４ ２０は書き込みポートと
読み出しポートを有し データを格納するデータフィー
ルド部と前記データの個数を格納するワード数フィール
ド部から成る２ポートの記憶要素であａ データを書き
込む場合と読み出す場合のアドレスＣ友 それぞれ独
立に書き込みポインタ２と読み出しポインタ３により指
定されも ４は書き込まれるべき最新のデータを一時的
に保持する第１のラッチであり、この第１のラッチ４の
データと外部から入力されたデータとをコンパレータ５
が比較して一致している場合には一致検出信号を出力す
も 一致検出信号が第１のカウンタ６に入力されも 一
致検出信号が生成された場合に（よ 第１のカウンタ６
は連続して一致する回数をカウントすも 一致検出信号
のインバータ７を通したものが書き込みポインタ２の制
御入力と第１のラッチ４の制御入力として入力されも
読み出しポインタ３が指定しているアドレスにより、次
に読み出されるべきデータにおいて、記憶要素２０のデ
ータフィールド部から第２のラッチ８ヘ ワード数フィ
ールド部から第２のカウンタ９へそれぞれ写される。第
２のカウンタ９は読み出し要求信号ＣＬＫによりディク
リメントされ カウント値がＯになったときＯ検出信号
が読み出しポインタ３と第２のラッチ８に入力される。
第２のラッチ８は０検出信号が与えられるまでデータを
保持し 要求信号ＣＬＫによりデータを外部に出力すも 以上のように構成された本実施例の先入れ先出し記憶装
置の動作について説明すも 第３図法 第１図に示した構成における動作を示す概略
図であり、 ３つのステップよりなも まず始め番へ
記憶要素２０にデータが格納されていない初期状態で
は書き込みポインタ２と読み出しポインタ３は同じアド
レスを指定していも そこで、数ワードのデータが書き
込まれた後で（上 書き込みポインタ２が読み出しポイ
ンタ３よりも先行した状態とな翫 第３図（ａ）に示す
ステップ１で（友 ん ん Ｂ、 Ｂ、 Ｂ、
Ｃの６ワードのデータがこの順番で書き込まれた後の状
態を示していａすなわ板 書き込みポインタ２はデータ
Ｂが書き込まれた次のワードのアドレスを指定しており
、読み出しポインタ３は最初に書き込まれたデータＡが
格納されているアドレスを指定していも また 第１の
ラッチ４は最新のデータＣを保持しており、第１のカウ
ンタ６は最新データＣのカウント値１を保持していも
更凶 第２のラッチ８には次に読み出されるべきデータ
Ａが保持されており、第２のカウンタ９にはデータＡの
ワード数２が保持されていも ここで第３図（ｂ）に示すステップ２でｉｌｌ デー
タを読み出すとＡが読み出され 第２のラッチ８にはデ
ータＡが保持されたままであり、第２０カウンタ９はデ
ィクリメントされ１を保持していも更にデータＣを書き
込むと第１のラッチ４は変化しない力（第１のカウンタ
６はインクリメントされ２を保持すも このとき書き込
みポインタ２も読み出しポインタ３も変化しな（〜 続いて第３図（Ｃ）に示すステップ３で（友 データを
読み出すとＡが読み出され 第２のラッチ８には次に読
み出されるべきデータＢが保持され 第２のカウンタ９
にはデータＢのワード数３が保持されも 更にデータＤ
を書き込むと、第１のラッチ４に保持されていたデータ
Ｃとは異なるたへデータＣとそのワード数２が記憶要素
２０に書き込みポインタ２で指定されたアドレスに書き
込まれ 第１のラッチ４には最新のデータＤが格納され
第１のカウンタ６にはｌが設定されも ここで書き込
みポインタ２も読み出しポインタ３もインクリメントさ
れており、次のワードのアドレスを指定していも したがってｎワードの同一データを連続して書き込む場
合く ｎワード以下の記憶域で済む先入れ先出し記憶装
置を提供することが可能とな本発明の詳細 な説明したようく 本発明によれＩＬ 同一データが
連続して大量に書き込まれる場合でｋ 実際のデータよ
りも少ないワード数の記憶容量で正常動作を行う先入れ
先出し記憶装置を実現することができ、その実用的効果
は大きＩ、％
保持し 要求信号ＣＬＫによりデータを外部に出力すも 以上のように構成された本実施例の先入れ先出し記憶装
置の動作について説明すも 第３図法 第１図に示した構成における動作を示す概略
図であり、 ３つのステップよりなも まず始め番へ
記憶要素２０にデータが格納されていない初期状態で
は書き込みポインタ２と読み出しポインタ３は同じアド
レスを指定していも そこで、数ワードのデータが書き
込まれた後で（上 書き込みポインタ２が読み出しポイ
ンタ３よりも先行した状態とな翫 第３図（ａ）に示す
ステップ１で（友 ん ん Ｂ、 Ｂ、 Ｂ、
Ｃの６ワードのデータがこの順番で書き込まれた後の状
態を示していａすなわ板 書き込みポインタ２はデータ
Ｂが書き込まれた次のワードのアドレスを指定しており
、読み出しポインタ３は最初に書き込まれたデータＡが
格納されているアドレスを指定していも また 第１の
ラッチ４は最新のデータＣを保持しており、第１のカウ
ンタ６は最新データＣのカウント値１を保持していも
更凶 第２のラッチ８には次に読み出されるべきデータ
Ａが保持されており、第２のカウンタ９にはデータＡの
ワード数２が保持されていも ここで第３図（ｂ）に示すステップ２でｉｌｌ デー
タを読み出すとＡが読み出され 第２のラッチ８にはデ
ータＡが保持されたままであり、第２０カウンタ９はデ
ィクリメントされ１を保持していも更にデータＣを書き
込むと第１のラッチ４は変化しない力（第１のカウンタ
６はインクリメントされ２を保持すも このとき書き込
みポインタ２も読み出しポインタ３も変化しな（〜 続いて第３図（Ｃ）に示すステップ３で（友 データを
読み出すとＡが読み出され 第２のラッチ８には次に読
み出されるべきデータＢが保持され 第２のカウンタ９
にはデータＢのワード数３が保持されも 更にデータＤ
を書き込むと、第１のラッチ４に保持されていたデータ
Ｃとは異なるたへデータＣとそのワード数２が記憶要素
２０に書き込みポインタ２で指定されたアドレスに書き
込まれ 第１のラッチ４には最新のデータＤが格納され
第１のカウンタ６にはｌが設定されも ここで書き込
みポインタ２も読み出しポインタ３もインクリメントさ
れており、次のワードのアドレスを指定していも したがってｎワードの同一データを連続して書き込む場
合く ｎワード以下の記憶域で済む先入れ先出し記憶装
置を提供することが可能とな本発明の詳細 な説明したようく 本発明によれＩＬ 同一データが
連続して大量に書き込まれる場合でｋ 実際のデータよ
りも少ないワード数の記憶容量で正常動作を行う先入れ
先出し記憶装置を実現することができ、その実用的効果
は大きＩ、％
第１図は本発明の一実施例における先入れ先出し記憶装
置の構成は 第２図は従来の先入れ先出し記憶装置の構
成は 第３図は本発明の実施例における先入れ先出し記
憶装置の動作を説明する概略図であム ｌ、２０・・・記憶要素 ２・・・書き込みポイン久
３・・・読み出しポイン久 ４・・・第１のラッチ、
５・・・コンバレー久 ６・・・第１のカラン久 ８・
・・第２のラッチ、９・・・第２のカウンタ。
置の構成は 第２図は従来の先入れ先出し記憶装置の構
成は 第３図は本発明の実施例における先入れ先出し記
憶装置の動作を説明する概略図であム ｌ、２０・・・記憶要素 ２・・・書き込みポイン久
３・・・読み出しポイン久 ４・・・第１のラッチ、
５・・・コンバレー久 ６・・・第１のカラン久 ８・
・・第２のラッチ、９・・・第２のカウンタ。
Claims (1)
- 書き込みと読み出しの２ポートを有し、データを格納す
るデータフィールド部と前記データの個数を格納するワ
ード数フィールド部をもつ複数のワードから構成される
記憶要素と、書き込みアドレスを示す書き込みポインタ
と、読み出しアドレスを示す読み出しポインタと、入力
データを一時的に保持する第１のラッチと、入力データ
と前記第１のラッチのデータを比較するコンパレータと
、前記コンパレータからの前記入力データと前記第１の
ラッチが一致した時に発生する一致検出信号によりカウ
ントされる第１のカウンタと、前記記憶要素のデータフ
ィールド部より読み出されたデータを保持する第２のラ
ッチと前記記憶要素のワード数フィールド部より読み出
された値が初期値として設定される第２のカウンタとを
備え、前記書き込みポインタは前記コンパレータにより
制御され前記読み出しポインタは前記第２のカウンタに
より制御されることを特徴とする先入れ先出し記憶装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238537A JPH03100851A (ja) | 1989-09-14 | 1989-09-14 | 先入れ先出し記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238537A JPH03100851A (ja) | 1989-09-14 | 1989-09-14 | 先入れ先出し記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03100851A true JPH03100851A (ja) | 1991-04-25 |
Family
ID=17031725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238537A Pending JPH03100851A (ja) | 1989-09-14 | 1989-09-14 | 先入れ先出し記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03100851A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079378A1 (fr) * | 1999-06-22 | 2000-12-28 | Seiko Epson Corporation | Dispositif de memoire en liste directe (fifo) |
| US6681314B1 (en) | 1998-09-08 | 2004-01-20 | Nec Electronics Corporation | FIFO memory device suitable for data transfer apparatuses with different data bus widths and method for controlling the same |
-
1989
- 1989-09-14 JP JP1238537A patent/JPH03100851A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6681314B1 (en) | 1998-09-08 | 2004-01-20 | Nec Electronics Corporation | FIFO memory device suitable for data transfer apparatuses with different data bus widths and method for controlling the same |
| WO2000079378A1 (fr) * | 1999-06-22 | 2000-12-28 | Seiko Epson Corporation | Dispositif de memoire en liste directe (fifo) |
| US6772280B1 (en) | 1999-06-22 | 2004-08-03 | Seiko Epson Corporation | First-in first-out storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873666A (en) | Message FIFO buffer controller | |
| US5587953A (en) | First-in-first-out buffer memory | |
| US4873667A (en) | FIFO buffer controller | |
| US4914575A (en) | System for transferring data between an interleaved main memory and an I/O device at high speed | |
| US6772280B1 (en) | First-in first-out storage device | |
| JPS6194142A (ja) | フア−ストイン／フア−ストアウト形メモリ | |
| US20050128834A1 (en) | Data transfer circuit having collision detection circuit | |
| JPS5927334A (ja) | ダイレクトメモリアクセスメモリ装置 | |
| JP2002050172A (ja) | Ｆｉｆｏ制御回路 | |
| JP3285240B2 (ja) | ２ポートデータ保証の調停回路 | |
| JPH01169654A (ja) | 非同期データ転送制御方式 | |
| JPH01119823A (ja) | 先入れ先出し記憶装置 | |
| JPS6235148B2 (ja) | ||
| JPH0241694Y2 (ja) | ||
| KR950014159B1 (ko) | 선입선출(fifo) 레지스터 제어방법 | |
| JPS60221857A (ja) | マイクロプロセツサシステム | |
| JPH04165529A (ja) | Ｆｉｆｏメモリ制御回路 | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JPS63228488A (ja) | 先入れ先出し記憶装置 | |
| JPS63245745A (ja) | バツフア記憶制御装置 | |
| JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS63217591A (ja) | フア−ストイン・フア−ストアウト・メモリ | |
| JPS6249537A (ja) | デ−タバツフアコントロ−ラ | |
| JPH01173245A (ja) | 無応答検出回路 | |
| JPS6173295A (ja) | 磁気バブル記憶装置 |