JPH0697314A - 半導体セラミックパッケージ基板 - Google Patents
半導体セラミックパッケージ基板Info
- Publication number
- JPH0697314A JPH0697314A JP5138375A JP13837593A JPH0697314A JP H0697314 A JPH0697314 A JP H0697314A JP 5138375 A JP5138375 A JP 5138375A JP 13837593 A JP13837593 A JP 13837593A JP H0697314 A JPH0697314 A JP H0697314A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- cap
- conductive element
- substrate
- ceramic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 セラミックパッケージの断線が生じないバイ
アと配線の接続。 【構成】 半導体セラミックパッケージ２０は、基板を
通り抜けて通じる導電性金属を焼結して成る通常のバイ
ア２１、２２、２３を持つ基板の表面に、導電エレメン
トより成る通常の金属の導電配線２４、２５、２６を有
している。それぞれのバイアは、セラミックパッケージ
の表面にあるバイアキャップ２７、２８、２９を通じ
て、既定のパターンで導電エレメントに接続されてい
る。そのキャップは、それぞれの導電エレメントとそれ
ぞれのバイアに接合されている。キャップは、バイアと
導電エレメントがキャップに接続される位置において、
バイアの直径より実質的に幅が大きく、また実質的に導
電エレメントより厚く、かつ幅が大きくなっている。
アと配線の接続。 【構成】 半導体セラミックパッケージ２０は、基板を
通り抜けて通じる導電性金属を焼結して成る通常のバイ
ア２１、２２、２３を持つ基板の表面に、導電エレメン
トより成る通常の金属の導電配線２４、２５、２６を有
している。それぞれのバイアは、セラミックパッケージ
の表面にあるバイアキャップ２７、２８、２９を通じ
て、既定のパターンで導電エレメントに接続されてい
る。そのキャップは、それぞれの導電エレメントとそれ
ぞれのバイアに接合されている。キャップは、バイアと
導電エレメントがキャップに接続される位置において、
バイアの直径より実質的に幅が大きく、また実質的に導
電エレメントより厚く、かつ幅が大きくなっている。
Description
【０００１】
【産業上の利用分野】本発明は半導体チップのパッケー
ジに、特にセラミックパッケージの構造における配線と
バイアの接続に関わる。
ジに、特にセラミックパッケージの構造における配線と
バイアの接続に関わる。
【０００２】
【発明が解決しようとする課題】現在の多層セラミック
パッケージにおいては、パッケージの密度を増大するた
めに、パッケージ上のスペースを最大限度に使用するた
めの目的で、導電線が細線化されようとしている。
パッケージにおいては、パッケージの密度を増大するた
めに、パッケージ上のスペースを最大限度に使用するた
めの目的で、導電線が細線化されようとしている。
【０００３】ここで問題となるのは、回路導体の細線化
と多層ガラスセラミックパッケージの形成のしくみの観
点で、細い導体が大きなバイアに接続される時、配線と
バイアの接続におけるクラックによる断線の欠陥が生じ
る傾向があることである。発生する可能性のある一つの
問題は、大きな銅の粒子が用いられることである。さら
に、配線とバイアの接続箇所で配線が薄くなることと、
不純物汚染によって断線が生じることである。
と多層ガラスセラミックパッケージの形成のしくみの観
点で、細い導体が大きなバイアに接続される時、配線と
バイアの接続におけるクラックによる断線の欠陥が生じ
る傾向があることである。発生する可能性のある一つの
問題は、大きな銅の粒子が用いられることである。さら
に、配線とバイアの接続箇所で配線が薄くなることと、
不純物汚染によって断線が生じることである。
【０００４】図１に示すように、多層セラミックパッケ
ージ１０には、配線１４、１５、１６にそれぞれ接続さ
れた一組のバイア１１、１２、１３があり、これ等の配
線１４−１６は非常に細く、一例として７６μｍ（３ミ
ル）の幅しかない。図に示したように、バイアの幅は配
線よりはるかに大きく、配線とバイアの間の接続個所ま
たは界面に起きるクラックの問題が回路断線を望ましく
ない程度にまでしてしまう。
ージ１０には、配線１４、１５、１６にそれぞれ接続さ
れた一組のバイア１１、１２、１３があり、これ等の配
線１４−１６は非常に細く、一例として７６μｍ（３ミ
ル）の幅しかない。図に示したように、バイアの幅は配
線よりはるかに大きく、配線とバイアの間の接続個所ま
たは界面に起きるクラックの問題が回路断線を望ましく
ない程度にまでしてしまう。
【０００５】図３は、従来技術の図１を９０度回転させ
た部分平面図である。図４は、図３の線４−４に沿った
断面図であり、従来技術の配線とバイアの接続の厚さを
表す。図３と図４は、一つの従来技術である、配線とバ
イアの接続と共に、図１のパッケージの平面および断面
の一部を示す。図１のバイア１２は、配線１５に接続さ
れており、この配線１５は薄く、厚さｔ1が約１２μｍ
（０．５ミル）である。
た部分平面図である。図４は、図３の線４−４に沿った
断面図であり、従来技術の配線とバイアの接続の厚さを
表す。図３と図４は、一つの従来技術である、配線とバ
イアの接続と共に、図１のパッケージの平面および断面
の一部を示す。図１のバイア１２は、配線１５に接続さ
れており、この配線１５は薄く、厚さｔ1が約１２μｍ
（０．５ミル）である。
【０００６】
【課題を解決するための手段】本発明によると、半導体
セラミックパッケージの基板は、基板を通り抜けて通じ
る導電性金属を焼結して成るバイアと、表面に金属の導
電エレメント（配線）を備えている。バイアはある既定
のパターンで、導電エレメントに接続されている。改良
点は、バイアがその表面に、導電性のキャップを持って
いることである。この導電性キャップは、バイアと導電
エレメントを接合する。バイアのそれぞれが、それと接
続する関連導体と接続する位置で、そのキャップはバイ
アの直径より幅が実質的に大きくなっている。
セラミックパッケージの基板は、基板を通り抜けて通じ
る導電性金属を焼結して成るバイアと、表面に金属の導
電エレメント（配線）を備えている。バイアはある既定
のパターンで、導電エレメントに接続されている。改良
点は、バイアがその表面に、導電性のキャップを持って
いることである。この導電性キャップは、バイアと導電
エレメントを接合する。バイアのそれぞれが、それと接
続する関連導体と接続する位置で、そのキャップはバイ
アの直径より幅が実質的に大きくなっている。
【０００７】さらに、本発明によると、半導体ガラスセ
ラミックパッケージ基板では、基板を通り抜けて通じる
導電性金属を焼結されて成るバイアと、その表面に金属
の導電エレメントを備えている。バイアはある既定のパ
ターンで導電エレメントに接続されている。改良点は、
バイアがその表面に導電性バイアキャップを持っている
ことである。そのキャップは、バイアと導電エレメント
を接合する。バイアのそれぞれが配線と接続される位置
で、その導電性キャップは、バイアの直径の１．５倍か
ら２倍の位の幅になっている。
ラミックパッケージ基板では、基板を通り抜けて通じる
導電性金属を焼結されて成るバイアと、その表面に金属
の導電エレメントを備えている。バイアはある既定のパ
ターンで導電エレメントに接続されている。改良点は、
バイアがその表面に導電性バイアキャップを持っている
ことである。そのキャップは、バイアと導電エレメント
を接合する。バイアのそれぞれが配線と接続される位置
で、その導電性キャップは、バイアの直径の１．５倍か
ら２倍の位の幅になっている。
【０００８】基板を通り抜けて通じる導電性金属を焼結
して成るバイアと、その表面に導電エレメントを備える
半導体セラミックパッケージにおいて、そのバイアは、
ある既定のパターンで導電エレメントに接続されてい
る。改良点は、バイアは表面に導電性バイアキャップを
持っていることである。バイアキャップと導電エレメン
トが接合される位置で、そのバイアキャップの断面積は
導電エレメントの断面積より実質的に大きくなってい
る。
して成るバイアと、その表面に導電エレメントを備える
半導体セラミックパッケージにおいて、そのバイアは、
ある既定のパターンで導電エレメントに接続されてい
る。改良点は、バイアは表面に導電性バイアキャップを
持っていることである。バイアキャップと導電エレメン
トが接合される位置で、そのバイアキャップの断面積は
導電エレメントの断面積より実質的に大きくなってい
る。
【０００９】要約すれば、半導体セラミックパッケージ
基板には、基板を通り抜けて通じる導電性金属を焼結し
た通常のバイアがある。その基板の表面には、導電エレ
メントより成る通常の金属の導電性配線がある。それぞ
れのバイアはセラミックパッケージの表面にある導電性
バイアキャップを通じて、既定のパターンで導電エレメ
ントに接続される。キャップは各導電エレメントを各バ
イアに接続する。そのキャップは、バイアと導電エレメ
ントが接合される位置で、バイアの直径より実質的に幅
が大きくなっている。そのキャップはまた、導電エレメ
ントより実質的に厚く、幅が大きくなっている。
基板には、基板を通り抜けて通じる導電性金属を焼結し
た通常のバイアがある。その基板の表面には、導電エレ
メントより成る通常の金属の導電性配線がある。それぞ
れのバイアはセラミックパッケージの表面にある導電性
バイアキャップを通じて、既定のパターンで導電エレメ
ントに接続される。キャップは各導電エレメントを各バ
イアに接続する。そのキャップは、バイアと導電エレメ
ントが接合される位置で、バイアの直径より実質的に幅
が大きくなっている。そのキャップはまた、導電エレメ
ントより実質的に厚く、幅が大きくなっている。
【００１０】
【実施例】図２において、多層セラミックパッケージ２
０には、点線（隠れ線）に示した一組のバイア２１、２
２、２３があり、これらは非常に細い、例えば７６μｍ
（３ミル）幅の電導性の配線２４−２６にそれぞれ接続
されている。導電性配線２４−２６のそれぞれのバイア
側の終点位置にある、本発明にもとづいて備えられた新
しいバイアキャップ２７−２９は、導電性配線２４−２
６よりかなり幅が大きくなっている。図に示すように、
バイア２１、２２、２３は、それぞれの配線２４−２６
のバイアキャップ２７−２９より、はるかに狭く（幅が
小さく）なっている。従って、このキャップの厚い構造
の結果として、配線と対応するバイアの間の接合または
界面におけるクラックの問題は、もはや、不所望な程度
にまで回路断線を生ずることはない。
０には、点線（隠れ線）に示した一組のバイア２１、２
２、２３があり、これらは非常に細い、例えば７６μｍ
（３ミル）幅の電導性の配線２４−２６にそれぞれ接続
されている。導電性配線２４−２６のそれぞれのバイア
側の終点位置にある、本発明にもとづいて備えられた新
しいバイアキャップ２７−２９は、導電性配線２４−２
６よりかなり幅が大きくなっている。図に示すように、
バイア２１、２２、２３は、それぞれの配線２４−２６
のバイアキャップ２７−２９より、はるかに狭く（幅が
小さく）なっている。従って、このキャップの厚い構造
の結果として、配線と対応するバイアの間の接合または
界面におけるクラックの問題は、もはや、不所望な程度
にまで回路断線を生ずることはない。
【００１１】配線とバイアの接続は、この配線とバイア
の接合附近およびこの接合点で厚いペースト付着および
大きな断面積をもつように設計され直されるので、潜在
的あるいは顕在的な断線欠陥を減少させることができ
る。導電性配線の大きくされたバイアキャップ２７−２
９の寸法は、望ましくは配線のオフセット部分の長さＸ
とバイアキャップの直径Ｙが、次の関係を持つごときも
のである。 Ｘ＝（α）Ｙ ここで、 α＝約１．５から２ Ｘ＝配線のオフセット部分の長さ Ｖ＝バイアの直径 Ｙ＝バイアキャップの直径 Ｙ＞Ｖ （Ｙはバイアの直径Ｖより大きい） ただし、Ｙは、バイア２１−２３を覆う部分の大きくさ
れたバイアキャップの幅に等しい。
の接合附近およびこの接合点で厚いペースト付着および
大きな断面積をもつように設計され直されるので、潜在
的あるいは顕在的な断線欠陥を減少させることができ
る。導電性配線の大きくされたバイアキャップ２７−２
９の寸法は、望ましくは配線のオフセット部分の長さＸ
とバイアキャップの直径Ｙが、次の関係を持つごときも
のである。 Ｘ＝（α）Ｙ ここで、 α＝約１．５から２ Ｘ＝配線のオフセット部分の長さ Ｖ＝バイアの直径 Ｙ＝バイアキャップの直径 Ｙ＞Ｖ （Ｙはバイアの直径Ｖより大きい） ただし、Ｙは、バイア２１−２３を覆う部分の大きくさ
れたバイアキャップの幅に等しい。
【００１２】図５は、図２のパッケージの部分平面図で
ある。図６は、線６−６に沿った図５の断面図であり、
図２で示された本発明の実施例で使われる配線とバイア
の接続の厚さを示す。
ある。図６は、線６−６に沿った図５の断面図であり、
図２で示された本発明の実施例で使われる配線とバイア
の接続の厚さを示す。
【００１３】図５および図６には、バイア２１とバイア
キャップ２７を含む多層セラミックパッケージの部分が
示されている。バイアキャップ２７は配線２４に接続さ
れているが、しかしこの導電性配線２４は薄く、例えば
１２μｍ（０．５ミル）の厚さしかない。厚さ約２５−
５０μｍ（１−２ミル）のバイアキャップ２７は、厚さ
約１２μｍ（０．５ミル）の導電性配線２４よりかなり
厚い。バイアキャップ２７（キャップ２８および２９等
も同様に）がこのように厚いので、配線２４と対応する
バイア２１間の接合または界面におけるクラックの問題
は、もはや回路断線がほとんど同じ程度に生じる程には
至らない。
キャップ２７を含む多層セラミックパッケージの部分が
示されている。バイアキャップ２７は配線２４に接続さ
れているが、しかしこの導電性配線２４は薄く、例えば
１２μｍ（０．５ミル）の厚さしかない。厚さ約２５−
５０μｍ（１−２ミル）のバイアキャップ２７は、厚さ
約１２μｍ（０．５ミル）の導電性配線２４よりかなり
厚い。バイアキャップ２７（キャップ２８および２９等
も同様に）がこのように厚いので、配線２４と対応する
バイア２１間の接合または界面におけるクラックの問題
は、もはや回路断線がほとんど同じ程度に生じる程には
至らない。
【００１４】前記のように、図５と図６の回路の複数の
パラメータは、重要な関係を持っている。その複数のパ
ラメータは以下の通りである。 Ｖ＝バイアの直径 ＝ ７５−１７５μｍ
（３−７ミル） Ｙ＝バイアキャップの直径 ＝１２５−２２５μｍ
（５−９ミル） Ｘ＝配線のオフセット部分の長さ＝１８８−３３８μｍ
（７．５−１３．５ミル） ｗ＝配線の幅 ＝ ７５−１２５μｍ
（３−５ミル） ｔ1＝配線の厚さ ＝ １２μｍ
（０．５ミル） ｔ2＝バイアキャップの厚さ ＝ ２５− ５０μｍ（１
−２ミル） ここで ｔ2≧２ｔ1
パラメータは、重要な関係を持っている。その複数のパ
ラメータは以下の通りである。 Ｖ＝バイアの直径 ＝ ７５−１７５μｍ
（３−７ミル） Ｙ＝バイアキャップの直径 ＝１２５−２２５μｍ
（５−９ミル） Ｘ＝配線のオフセット部分の長さ＝１８８−３３８μｍ
（７．５−１３．５ミル） ｗ＝配線の幅 ＝ ７５−１２５μｍ
（３−５ミル） ｔ1＝配線の厚さ ＝ １２μｍ
（０．５ミル） ｔ2＝バイアキャップの厚さ ＝ ２５− ５０μｍ（１
−２ミル） ここで ｔ2≧２ｔ1
【００１５】本発明は、上記の実施例を用いて記述され
たが、本発明が特許請求の範囲の精神およびその範囲内
で、変更して実施されうることは勿論である。
たが、本発明が特許請求の範囲の精神およびその範囲内
で、変更して実施されうることは勿論である。
【図１】従来技術の半導体回路パッケージの配線とバイ
アの接続を示す平面図である。
アの接続を示す平面図である。
【図２】本発明にもとづいて構成された半導体回路パッ
ケージの配線とバイアの接続を示す平面図である。
ケージの配線とバイアの接続を示す平面図である。
【図３】図１の従来技術のパッケージの一部を９０度回
転させた平面図である。
転させた平面図である。
【図４】従来技術の配線とバイアの接続の厚さを示すた
めに、図３を線４−４に沿って見た断面図である。
めに、図３を線４−４に沿って見た断面図である。
【図５】図２のパッケージの部分平面図である。
【図６】本発明にもとづく配線とバイアの接続の厚さを
示すために、図５を線６−６に沿って見た断面図であ
る。
示すために、図５を線６−６に沿って見た断面図であ
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 Ｂ 9154−4Ｅ (72)発明者 ドナルド・ウィリアム・ダイアンジェロ アメリカ合衆国ニューヨーク州フィッシュ キル ウォッチ・ヒル・ドライブ 87
Claims (3)
- 【請求項１】基板を通り抜けて通じる導電性金属を焼結
して成るバイアと、表面に金属の導電エレメントを持
ち、前記バイアが既定のパターンで、導電エレメントに
接続されている、半導体セラミックパッケージの基板に
おいて、それぞれの前記バイアが、前記導電エレメント
と前記バイアを結合する導電性キャップをその表面に持
っており、前記キャップは、前記バイアと前記導電エレ
メントが接合される位置において、前記バイアの直径よ
り実質的に大きな幅を持っていることを特徴とする半導
体セラミックパッケージ基板。 - 【請求項２】基板を通り抜けて通じる導電性金属を焼結
して成るバイアと、表面に金属の導電エレメントを持
ち、前記バイアが既定のパターンで、導電エレメントに
接続されている、半導体ガラスセラミックパッケージの
基板において、それぞれの前記バイアが、前記導電エレ
メントと前記バイアを結合する導電性キャップをその表
面に持っており、前記キャップは、前記バイアと前記導
電エレメントが接合される位置において、前記バイアの
直径の１．５倍から２倍の位の幅を持っていることを特
徴とする半導体ガラスセラミックパッケージ基板。 - 【請求項３】基板を通り抜けて通じる導電性金属を焼結
して成るバイアと、表面に金属の導電エレメントを持
ち、前記バイアが既定のパターンで、導電エレメントに
接続されている、半導体セラミックパッケージの基板に
おいて、導電性バイアキャップは前記バイアの表面にあ
り、前記バイアキャップは、前記バイアと前記導電エレ
メントに接合され、前記キャップは、それぞれの前記バ
イアキャップと前記導電エレメントが接続される位置に
おいて、前記導電エレメントの断面積より実質的に大き
な断面積を持っていることを特徴とする半導体セラミッ
クパッケージ基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92153992A | 1992-07-29 | 1992-07-29 | |
| US921539 | 1992-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697314A true JPH0697314A (ja) | 1994-04-08 |
| JP2559977B2 JP2559977B2 (ja) | 1996-12-04 |
Family
ID=25445587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5138375A Expired - Fee Related JP2559977B2 (ja) | 1992-07-29 | 1993-06-10 | バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5446246A (ja) |
| EP (1) | EP0581712A2 (ja) |
| JP (1) | JP2559977B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539156A (en) * | 1994-11-16 | 1996-07-23 | International Business Machines Corporation | Non-annular lands |
| US6534872B1 (en) | 1998-10-13 | 2003-03-18 | Sun Microsystems, Inc. | Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging |
| US8097471B2 (en) * | 2000-11-10 | 2012-01-17 | 3M Innovative Properties Company | Sample processing devices |
| US7323142B2 (en) * | 2001-09-07 | 2008-01-29 | Medtronic Minimed, Inc. | Sensor substrate and method of fabricating same |
| CA2776343A1 (en) * | 2001-09-07 | 2003-03-20 | Medtronic Minimed, Inc. | Sensor substrate and method of fabricating same |
| EP1416641A1 (en) | 2002-10-30 | 2004-05-06 | STMicroelectronics S.r.l. | Method for compressing high repetitivity data, in particular data used in memory device testing |
| US7101343B2 (en) * | 2003-11-05 | 2006-09-05 | Temple University Of The Commonwealth System Of Higher Education | Implantable telemetric monitoring system, apparatus, and method |
| WO2015048808A1 (en) * | 2013-09-30 | 2015-04-02 | Wolf Joseph Ambrose | Silver thick film paste hermetically sealed by surface thin film multilayer |
| CN107799494A (zh) * | 2017-11-03 | 2018-03-13 | 北方电子研究院安徽有限公司 | Ltcc超多层生瓷直通孔版图设计及制造工艺 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6153792A (ja) * | 1984-08-23 | 1986-03-17 | 株式会社東芝 | 多層配線基板 |
| JPH01300594A (ja) * | 1988-05-28 | 1989-12-05 | Fujitsu Ltd | 超伝導セラミックスを用いた多層基板の製造方法 |
| JPH02267995A (ja) * | 1989-04-07 | 1990-11-01 | Ngk Insulators Ltd | 多層回路基板およびその製造方法 |
| JPH03101193A (ja) * | 1989-09-13 | 1991-04-25 | Hitachi Ltd | 厚膜薄膜混成多層配線基板 |
| JPH03154395A (ja) * | 1989-11-13 | 1991-07-02 | Sumitomo Electric Ind Ltd | 回路基板およびその製造方法 |
| JPH03244189A (ja) * | 1990-02-21 | 1991-10-30 | Fujitsu Ltd | セラミック配線板のビア導体接続方法 |
| JPH04357898A (ja) * | 1991-06-04 | 1992-12-10 | Toshiba Corp | セラミックス基板 |
| JPH06112355A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | セラミックパッケージ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3335489A (en) * | 1962-09-24 | 1967-08-15 | North American Aviation Inc | Interconnecting circuits with a gallium and indium eutectic |
| US3571923A (en) * | 1968-12-30 | 1971-03-23 | North American Rockwell | Method of making redundant circuit board interconnections |
| US3859711A (en) * | 1973-03-20 | 1975-01-14 | Ibm | Method of detecting misregistration of internal layers of a multilayer printed circuit panel |
| US4340436A (en) * | 1980-07-14 | 1982-07-20 | International Business Machines Corporation | Process for flattening glass-ceramic substrates |
| US4349862A (en) * | 1980-08-11 | 1982-09-14 | International Business Machines Corporation | Capacitive chip carrier and multilayer ceramic capacitors |
| JPS5745259A (en) * | 1980-09-01 | 1982-03-15 | Hitachi Ltd | Resin sealing type semiconductor device |
| FR2556503B1 (fr) * | 1983-12-08 | 1986-12-12 | Eurofarad | Substrat d'interconnexion en alumine pour composant electronique |
| US4521449A (en) * | 1984-05-21 | 1985-06-04 | International Business Machines Corporation | Process for forming a high density metallurgy system on a substrate and structure thereof |
| KR900008781B1 (ko) * | 1985-06-17 | 1990-11-29 | 마쯔시다덴기산교 가부시기가이샤 | 후막도체조성물 |
| CA1249064A (en) * | 1987-07-06 | 1989-01-17 | Reginald B.P. Bennett | Process for application of overlay conductors to surface of printed circuit board assemblies |
| EP0382203B1 (en) * | 1989-02-10 | 1995-04-26 | Fujitsu Limited | Ceramic package type semiconductor device and method of assembling the same |
-
1993
- 1993-06-10 JP JP5138375A patent/JP2559977B2/ja not_active Expired - Fee Related
- 1993-06-15 EP EP93480075A patent/EP0581712A2/en not_active Withdrawn
-
1994
- 1994-01-24 US US08/186,227 patent/US5446246A/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6153792A (ja) * | 1984-08-23 | 1986-03-17 | 株式会社東芝 | 多層配線基板 |
| JPH01300594A (ja) * | 1988-05-28 | 1989-12-05 | Fujitsu Ltd | 超伝導セラミックスを用いた多層基板の製造方法 |
| JPH02267995A (ja) * | 1989-04-07 | 1990-11-01 | Ngk Insulators Ltd | 多層回路基板およびその製造方法 |
| JPH03101193A (ja) * | 1989-09-13 | 1991-04-25 | Hitachi Ltd | 厚膜薄膜混成多層配線基板 |
| JPH03154395A (ja) * | 1989-11-13 | 1991-07-02 | Sumitomo Electric Ind Ltd | 回路基板およびその製造方法 |
| JPH03244189A (ja) * | 1990-02-21 | 1991-10-30 | Fujitsu Ltd | セラミック配線板のビア導体接続方法 |
| JPH04357898A (ja) * | 1991-06-04 | 1992-12-10 | Toshiba Corp | セラミックス基板 |
| JPH06112355A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | セラミックパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5446246A (en) | 1995-08-29 |
| EP0581712A3 (ja) | 1994-04-06 |
| JP2559977B2 (ja) | 1996-12-04 |
| EP0581712A2 (en) | 1994-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3325351B2 (ja) | 半導体装置 | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| JPH05109802A (ja) | 半導体装置 | |
| JP2559977B2 (ja) | バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPS60134442A (ja) | 半導体デバイス | |
| JPH1187400A (ja) | 半導体装置 | |
| JPH01185943A (ja) | 半導体集積回路装置 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JP2559977C (ja) | ||
| JPH07130900A (ja) | 半導体装置 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JPH0540542Y2 (ja) | ||
| JPH06350025A (ja) | 半導体装置 | |
| JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
| JPH07111306A (ja) | 半導体装置 | |
| JPH0519975Y2 (ja) | ||
| JPH09199819A (ja) | 基板上の配線端子間の接続構造 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| JPH05226573A (ja) | ハイブリッド集積回路装置 | |
| JPH0846081A (ja) | チップキャリア | |
| JPS6376498A (ja) | 多層セラミツク配線基板 | |
| JPH07321433A (ja) | 厚膜回路基板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |