JPH0310264B2 - - Google Patents
Info
- Publication number
- JPH0310264B2 JPH0310264B2 JP59119661A JP11966184A JPH0310264B2 JP H0310264 B2 JPH0310264 B2 JP H0310264B2 JP 59119661 A JP59119661 A JP 59119661A JP 11966184 A JP11966184 A JP 11966184A JP H0310264 B2 JPH0310264 B2 JP H0310264B2
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- slot allocation
- time
- common bus
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、現用と予備の２重化された時分割用
の共通バスに、複数の処理装置を接続したシステ
ムにおける時分割共通バスの切替え方式に関す
る。
の共通バスに、複数の処理装置を接続したシステ
ムにおける時分割共通バスの切替え方式に関す
る。
従来、この種のシステムでは、時分割共通バス
の切替え時に、処理装置が、時分割共通バスを使
用して情報の授受を行つている場合、該情報の授
受は無効となるため、各処理装置は、時分割共通
バスの使用時に、切替えを考慮する必要があり、
ハドウエアおよびソフトウエアが複雑となる欠点
があつた。
の切替え時に、処理装置が、時分割共通バスを使
用して情報の授受を行つている場合、該情報の授
受は無効となるため、各処理装置は、時分割共通
バスの使用時に、切替えを考慮する必要があり、
ハドウエアおよびソフトウエアが複雑となる欠点
があつた。
本発明は、時分割共通バスのタイムスロツト割
当て装置に、タイムスロツト割当ての停止兼再開
回路を設け、時分割共通バスの切替え時に、タイ
ムスロツトの切れ目（空）を検出してタイムスロ
ツトの割当てを停止した状態で、時分割共通バス
を切替えることによつて、各処理装置が、切替え
を考慮する必要のない時分割共通バスの切替え方
式を提供することにある。
当て装置に、タイムスロツト割当ての停止兼再開
回路を設け、時分割共通バスの切替え時に、タイ
ムスロツトの切れ目（空）を検出してタイムスロ
ツトの割当てを停止した状態で、時分割共通バス
を切替えることによつて、各処理装置が、切替え
を考慮する必要のない時分割共通バスの切替え方
式を提供することにある。
〔発明の構成〕
本発明の時分割共通バス切替え方式は、タイム
スロツト割当て装置に、タイムスロツト割当ての
停止兼再開回路を設け、時分割共通バスの切替え
時、タイムスロツトの切れ目を検出してタイムス
ロツトの割当てを停止した状態で、時分割共通バ
スを切替えることを特徴とする。
スロツト割当て装置に、タイムスロツト割当ての
停止兼再開回路を設け、時分割共通バスの切替え
時、タイムスロツトの切れ目を検出してタイムス
ロツトの割当てを停止した状態で、時分割共通バ
スを切替えることを特徴とする。
次に本発明について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロツク図で
あり、現用ならびに予備で使用される２重化され
た時分割の共通バス１０，１１、該共通バスに対
応のタイムスロツト割当て装置１２，１３、共通
バス１０，１１を介して接続される複数の処理装
置１４1〜１４ｎ、システム制御用の処理装置１
５より構成される。なお、タイムスロツト割当て
装置１２，１３からのタイムスロツトは、たとえ
ば、第１図の右から左へ送られる。
あり、現用ならびに予備で使用される２重化され
た時分割の共通バス１０，１１、該共通バスに対
応のタイムスロツト割当て装置１２，１３、共通
バス１０，１１を介して接続される複数の処理装
置１４1〜１４ｎ、システム制御用の処理装置１
５より構成される。なお、タイムスロツト割当て
装置１２，１３からのタイムスロツトは、たとえ
ば、第１図の右から左へ送られる。
時分割共通バス１０，１１の切替え要因の発生
時、システム制御用の処理装置１５は、タイムス
ロツトの割当て装置１２，１３に対して制御線ｌ
１によりタイムスロツト割当て停止を指示Ｓ１す
る。指示Ｓ１を受けたタイムスロツト割当て装置
１２，１３は、タイムスロツトの切れ目（空）を
検出してタイムスロツトの割当てを自動的に停止
する。
時、システム制御用の処理装置１５は、タイムス
ロツトの割当て装置１２，１３に対して制御線ｌ
１によりタイムスロツト割当て停止を指示Ｓ１す
る。指示Ｓ１を受けたタイムスロツト割当て装置
１２，１３は、タイムスロツトの切れ目（空）を
検出してタイムスロツトの割当てを自動的に停止
する。
次にシステム制御の処理装置１５は、ある時間
を考慮して、各処理装置１４に対して制御線ｌ２
により、時分割の共通バス１０，１１の切替えを
指示Ｓ２した後、制御線ｌ１によりタイムスロツ
トの割当て再開を指示Ｓ３し、通常の運用に戻
る。
を考慮して、各処理装置１４に対して制御線ｌ２
により、時分割の共通バス１０，１１の切替えを
指示Ｓ２した後、制御線ｌ１によりタイムスロツ
トの割当て再開を指示Ｓ３し、通常の運用に戻
る。
このように、タイムスロツト割当ての停止兼再
開回路をタイムスロツト割当て装置に設けること
により、各処理装置は時分割共通バスの切替えを
考慮する必要がなく、従来よりもはるかにハード
ウエア、ソフトウエアが簡単となる。
開回路をタイムスロツト割当て装置に設けること
により、各処理装置は時分割共通バスの切替えを
考慮する必要がなく、従来よりもはるかにハード
ウエア、ソフトウエアが簡単となる。
本発明は以上説明したように、タイムスロツト
割当て回路に、タイムスロツト割当て停止兼再開
回路を設け、時分割共通バスの切替え時に、タイ
ムスロツトの割当てを停止することにより、各処
理装置が切替えを考慮する必要のないという効果
がある。
割当て回路に、タイムスロツト割当て停止兼再開
回路を設け、時分割共通バスの切替え時に、タイ
ムスロツトの割当てを停止することにより、各処
理装置が切替えを考慮する必要のないという効果
がある。
第１図は、本発明による一実施例を説明するブ
ロツク図である。 １０，１１：時分割用の共通バス、１２，１
３：タイムスロツトの割当て装置、１４1〜１４
ｎ：処理装置、１５：システム制御用の処理装
置、ｌ１，ｌ２：制御線。
ロツク図である。 １０，１１：時分割用の共通バス、１２，１
３：タイムスロツトの割当て装置、１４1〜１４
ｎ：処理装置、１５：システム制御用の処理装
置、ｌ１，ｌ２：制御線。
Claims (1)
- 【特許請求の範囲】 １ 現用と予備の２重化された時分割共通バス
と、これらの共通バスに接続された複数の処理装
置と、システム制御用の処理装置と、前記各共通
バスに対応して、その共通バスの使用権を制御す
るタイムスロツト割当て装置を設け、 タイムスロツト割当て停止指示を前記システム
制御用の処理装置から受けたタイムスロツト割当
て装置は、タイムスロツトの切れ目を検出してタ
イムスロツトの割当てを停止し、 次に前記システム制御用の処理装置は前記複数
の処理装置の各々に対して共通バスの切替えを指
示するとともにタイムスロツト割当て装置に対し
てタイムスロツトの割当て再開を指示することに
より、このタイムスロツト割当て装置はタイムス
ロツトの割当てを再開することを特徴とする時分
割共通バスの切替え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11966184A JPS60263247A (ja) | 1984-06-11 | 1984-06-11 | 時分割共通バスの切替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11966184A JPS60263247A (ja) | 1984-06-11 | 1984-06-11 | 時分割共通バスの切替え方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263247A JPS60263247A (ja) | 1985-12-26 |
| JPH0310264B2 true JPH0310264B2 (ja) | 1991-02-13 |
Family
ID=14766939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11966184A Granted JPS60263247A (ja) | 1984-06-11 | 1984-06-11 | 時分割共通バスの切替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263247A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131402A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Transmission route switch for multiple transmission route system |
| JPS5723349A (en) * | 1980-07-18 | 1982-02-06 | Hitachi Ltd | Information transmitting circuit changeover device |
| JPS5829245A (ja) * | 1981-08-13 | 1983-02-21 | Fujitsu Ltd | デ−タハイウエイ切替方式 |
-
1984
- 1984-06-11 JP JP11966184A patent/JPS60263247A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60263247A (ja) | 1985-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797874B2 (ja) | マルチプロセッサ計算機 | |
| JPS59214397A (ja) | 呼情報救済方式 | |
| JPS60263247A (ja) | 時分割共通バスの切替え方式 | |
| JPS625759A (ja) | 呼情報救済方式 | |
| JPS6386035A (ja) | スタツクのプ−ル管理方式 | |
| JPS6045864A (ja) | 中央処理制御ではないシステムにおけるマイクロコンピユ−タ間の情報の転送方法 | |
| JP2879480B2 (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JP2948873B2 (ja) | バス制御方式 | |
| JP2881234B2 (ja) | 疎結合マルチプロセッサシステム | |
| JPH03188724A (ja) | 通信ライン制御方式 | |
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| JPH02268541A (ja) | 局データ変更方式 | |
| JPS6221145B2 (ja) | ||
| JPS62245362A (ja) | マルチプロセツサシステムのリセツト方式 | |
| JPH0433442A (ja) | パケット交換システム | |
| JPH0346855B2 (ja) | ||
| JPS5895455A (ja) | 再開処理方法 | |
| JPS63273155A (ja) | 共有記憶装置の制御方式 | |
| JPH1139103A (ja) | 磁気テープ処理装置およびその処理方法 | |
| JPS6095641A (ja) | ２重化装置 | |
| JPS59115646A (ja) | 呼連続形蓄積交換機 | |
| JPH0327099A (ja) | 音声同期方式 | |
| JPS63304333A (ja) | 情報処理装置 | |
| JPS60254897A (ja) | 状態監視デ−タ自動セ−ブ方式 | |
| JPH07182191A (ja) | ２重化システム |