JPS60263247A - 時分割共通バスの切替え方式 - Google Patents

時分割共通バスの切替え方式

Info

Publication number
JPS60263247A
JPS60263247A JP11966184A JP11966184A JPS60263247A JP S60263247 A JPS60263247 A JP S60263247A JP 11966184 A JP11966184 A JP 11966184A JP 11966184 A JP11966184 A JP 11966184A JP S60263247 A JPS60263247 A JP S60263247A
Authority
JP
Japan
Prior art keywords
time
time slot
common path
division common
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11966184A
Other languages
English (en)
Other versions
JPH0310264B2 (ja
Inventor
Narihisa Nakagawa
中川　成久
Tomoshi Okanda
大神田　知史
Zenichi Yashiro
善一 矢代
Kiyomi Kamei
亀井　清美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NTT Inc
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11966184A priority Critical patent/JPS60263247A/ja
Publication of JPS60263247A publication Critical patent/JPS60263247A/ja
Publication of JPH0310264B2 publication Critical patent/JPH0310264B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、現用と予備の２重化された時分割用の共通バ
スに、複数の処理装置を接続したシステムにおける時分
割共通パスの切替え方式に関する。
〔従来技術〕
従来、この種のシステムでは、時分割共通パスの切替え
時に、処理装置が、時分割共通パスを使用して情報の授
受を行っている場合、該情報の授受は無効となるため、
各処理装置は、時分割共通パスの使用時に、切替えを考
慮する必要があり、ハトウェアおよびソフトウェアが複
雑となる欠点があった。
〔発明の目的〕
本発明は、時分割共通パスのタイムスロット割当て装置
に、タイムスロット割当ての停止兼再開回路を設け、時
分割共通パスの切替え時に、タイムスロットの切れ目（
空）を検出してタイムスロットの割当てを停止した状態
で、時分割共通パスを切替えることＫよって、各処理装
置が、切替えを考慮する必要のない時分割共通パスの切
替え方式を提供することにある。
〔発明の構成〕
本発明の時分割共通バス切替え方式は、タイムスロット
割当て装置に、タイムスロッ）１１Ｊ当ての停止兼再開
回路を設け、時分割共通パスの切替え時、タイムスロッ
トの切れ目を検出してタイムスロットの割当てを停止し
た状態で、時分割共通パスを切替えることを特徴とする
。
〔実施例の説明〕
次に本発明について、図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図であり、現
用ならびに予備で使用される２重化された時分割用の共
通パス（１０、１１）、骸共通パスに対応のタイムスロ
ット割当て装置（１２，１３）、共通パス（１０，１１
）を介して接続される複数の処理装置（１４１〜１４ｎ
）、システム制御用の処理装置α暖より構成される。な
お、タイムスロット割当て装置（１２，１３）からのタ
イムスロットハ、タトえば、第１図の右から左へ送られ
る。
時分割共通パス（１０，１１）の切替え要因の発生時、
システム制御用の処理装置Ｑ！１９は、タイムスロット
の割当て装置（１２，１３）に対して制御線（１１）に
よりタイムスロット割当て停止を指示（Ｓｌ）する。指
示（Ｓｌ）を受けたタイムスロット割当て装置Ｎ２．１
３）は、タイムスロットの切れ目（空）を検出してタイ
ムスロットの割当てを自動的に停止する。
次にシステム制御の処理装置（ＩＱは、ある時間を考慮
して、各処理装置（１４）に対して制御線（７２）Ｋよ
り、時分割の共通パス（１０，１１）の切替えを指示（
８２）した後、制御線（１１）によりタイムスロットの
割当て再開を指示（８５）し、通常の運用に戻る。
このように、タイムスロット割当ての停止兼再開回路を
タイムスロット割当て装置に設けることにより、各処理
装置は時分割共通パスの切替えを考慮する必要がなく、
従来よりもはるかにハードウェア、ソフトウェアが簡単
となる。
〔発明の効果〕
本発明は以上説明したように、タイムスロット割当て回
路に、タイムスロット割当て停止兼再開回路を設け、時
分割共通パスの切替え時に１タイムスロツトの割当てを
停止することにより、各処理装置が切替えを考慮する必
要のないという効果がある。
【図面の簡単な説明】
第１図は、本発明による一実施例を説明するブロック図
である。 １０．１１　：時分割用の共通パス １２．１３　：　タイムスロットの割当て装置１４１〜
１４ｎ：処理装置 １５　ニジステム制御用の処理装置 １１．７２：制御線 第１図

Claims (1)

    【特許請求の範囲】
  1. 現用と予備の２重化された時分割用の共通バスに、複数
    の処理装置が接続されるシステムにおいて、該共通バス
    にそれぞれ設けられるタイムスロット割当て装置に、少
    なくともタイムスロット割当ての停止兼再開回路を設け
    、上記の時分割共通パスの切替え時に、タイムスロット
    の切れ目を検出してタイムスロット割当てを停止し、こ
    ののち前記の時分割共通パスを切替えるようにしたこと
    を特徴とする時分割共通パスの切替え方式。
JP11966184A 1984-06-11 1984-06-11 時分割共通バスの切替え方式 Granted JPS60263247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11966184A JPS60263247A (ja) 1984-06-11 1984-06-11 時分割共通バスの切替え方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11966184A JPS60263247A (ja) 1984-06-11 1984-06-11 時分割共通バスの切替え方式

Publications (2)

Publication Number Publication Date
JPS60263247A true JPS60263247A (ja) 1985-12-26
JPH0310264B2 JPH0310264B2 (ja) 1991-02-13

Family

ID=14766939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11966184A Granted JPS60263247A (ja) 1984-06-11 1984-06-11 時分割共通バスの切替え方式

Country Status (1)

Country Link
JP (1) JPS60263247A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131402A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Transmission route switch for multiple transmission route system
JPS5723349A (en) * 1980-07-18 1982-02-06 Hitachi Ltd Information transmitting circuit changeover device
JPS5829245A (ja) * 1981-08-13 1983-02-21 Fujitsu Ltd デ−タハイウエイ切替方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131402A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Transmission route switch for multiple transmission route system
JPS5723349A (en) * 1980-07-18 1982-02-06 Hitachi Ltd Information transmitting circuit changeover device
JPS5829245A (ja) * 1981-08-13 1983-02-21 Fujitsu Ltd デ−タハイウエイ切替方式

Also Published As

Publication number Publication date
JPH0310264B2 (ja) 1991-02-13

Similar Documents

Publication Publication Date Title
JPH0797874B2 (ja) マルチプロセッサ計算機
US5086505A (en) Selective individual reset apparatus and method
JPH0239144B2 (ja)
JPS6159941A (ja) マルチドロツプ接続端末制御方式
JPS625759A (ja) 呼情報救済方式
JPH0310264B2 (ja)
JPS59214397A (ja) 呼情報救済方式
JPS6045864A (ja) 中央処理制御ではないシステムにおけるマイクロコンピユ−タ間の情報の転送方法
JPS6386035A (ja) スタツクのプ−ル管理方式
JPS615363A (ja) 共有メモリの制御装置
JPS59142655A (ja) 同時アクセス可能なメモリ制御方式
JP2881234B2 (ja) 疎結合マルチプロセッサシステム
JPS5987527A (ja) 初期プログラムロ−ド方式
JPS638500B2 (ja)
JP2583169B2 (ja) 通信処理装置の運用プログラム切替方法
JPS6015181B2 (ja) 交換制御系予備方式
JPS6330951A (ja) 通信制御処理装置におけるデ−タ転送方式
JPS59115646A (ja) 呼連続形蓄積交換機
JPS5962260A (ja) 電子交換機の冗長系切替方法
JPH0359729A (ja) 通信装置
JPS5949240U (ja) 多重化制御システム
JPS62245362A (ja) マルチプロセツサシステムのリセツト方式
JPS62163101A (ja) エレベ−タの制御装置
JPS5895455A (ja) 再開処理方法
JPS648501B2 (ja)