JPH03105497A - アラーム発生・回復判定回路 - Google Patents
アラーム発生・回復判定回路Info
- Publication number
- JPH03105497A JPH03105497A JP24419589A JP24419589A JPH03105497A JP H03105497 A JPH03105497 A JP H03105497A JP 24419589 A JP24419589 A JP 24419589A JP 24419589 A JP24419589 A JP 24419589A JP H03105497 A JPH03105497 A JP H03105497A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial
- alarm signal
- serial alarm
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title abstract description 13
- 230000003111 delayed effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 abstract description 2
- 230000001934 delay Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Alarm Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアラーム発生・回復判定回路に関し、特にアラ
ームの発生・回復時刻情報も出力可能な装置におけるア
ラーム発生・回復判定回路に関する． 〔従来の技術〕 従来、この種の装置では、アラーム発生・回復の判定は
アラームを処理するソフトウェアによって行っていた． 〔発明が解決しようとする課題〕 上述した従来の装置では、アラーム発生・回復の判定を
ソフトウエア処置で行っていたので、アラーム数が非常
に多くなるとソフトウェアに依存する時間が多くなり、
処理時間内に処理できなくなるという欠点がある． 〔課題を解決するための手段〕 本発明のアラーム発生・回復判定回路は、所定時間ｔに
判定対象の全アラームを多重化した第１のシリアルアラ
ーム信号を入力して前記所定時間ｔだけ遅延した第２の
シリアルアラーム信号を出力する第１の遅延回路と、前
記第２のシリアルアラーム信号を入力して前記所定時間
ｔだけ遅延した第３のシリアルアラーム信号を出力する
第２の遅延回路と、前記第１のシリアルアラーム信号と
前記第２のシリアルアラーム信号と前記第３のシリアル
アラーム信号とを入力して演算を行いｎ本の第４のシリ
アルアラーム信号を出力する演算回路とを備えることを
特徴とする。
ームの発生・回復時刻情報も出力可能な装置におけるア
ラーム発生・回復判定回路に関する． 〔従来の技術〕 従来、この種の装置では、アラーム発生・回復の判定は
アラームを処理するソフトウェアによって行っていた． 〔発明が解決しようとする課題〕 上述した従来の装置では、アラーム発生・回復の判定を
ソフトウエア処置で行っていたので、アラーム数が非常
に多くなるとソフトウェアに依存する時間が多くなり、
処理時間内に処理できなくなるという欠点がある． 〔課題を解決するための手段〕 本発明のアラーム発生・回復判定回路は、所定時間ｔに
判定対象の全アラームを多重化した第１のシリアルアラ
ーム信号を入力して前記所定時間ｔだけ遅延した第２の
シリアルアラーム信号を出力する第１の遅延回路と、前
記第２のシリアルアラーム信号を入力して前記所定時間
ｔだけ遅延した第３のシリアルアラーム信号を出力する
第２の遅延回路と、前記第１のシリアルアラーム信号と
前記第２のシリアルアラーム信号と前記第３のシリアル
アラーム信号とを入力して演算を行いｎ本の第４のシリ
アルアラーム信号を出力する演算回路とを備えることを
特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明のアラーム発生・回復判定回路の一実施
例を示す回路ブロック図、第２図は第１図における動作
を説明するためのタイムチャート、第３図は第ｌ図にお
ける演算回路の判定結果の例を示す図である。
例を示す回路ブロック図、第２図は第１図における動作
を説明するためのタイムチャート、第３図は第ｌ図にお
ける演算回路の判定結果の例を示す図である。
第１図において、本実施例は、所定時間ｔに判定対象の
全アラームを多重化した第１のシリアルアラーム信号Ｓ
１を入力して所定時間ｔだけ遅延した第２のシリアルア
ラーム信号Ｓ２を出力する遅延回路１と、第２のシリア
ルアラーム信号Ｓ２を入力して所定時間ｔだけ遅延した
第３のシリアルアラーム信号Ｓ，を出力する遅延回路２
と、第１のシリアルアラーム信号ＳＬ＋第２のシリアル
アラーム信号Ｓ２，第３のシリアルアラーム信号Ｓ３を
入力して演算を行って２本の第４のシリアルアラーム信
号ｓａｔ， Ｓ４２を出力する演算回路３とを備え、演
算回路３は第２のシリアルアラーム信号Ｓ２を反転させ
るインバータ３１と、インバータ３１の出力信号と第３
のシリアルアラーム信号Ｓ３との論理和をとるオアゲー
ト３２と、第１のシリアルアラーム信号Ｓ１とインバー
タ３１の出力信号との論理和をとるオアゲート３３とか
らなる。
全アラームを多重化した第１のシリアルアラーム信号Ｓ
１を入力して所定時間ｔだけ遅延した第２のシリアルア
ラーム信号Ｓ２を出力する遅延回路１と、第２のシリア
ルアラーム信号Ｓ２を入力して所定時間ｔだけ遅延した
第３のシリアルアラーム信号Ｓ，を出力する遅延回路２
と、第１のシリアルアラーム信号ＳＬ＋第２のシリアル
アラーム信号Ｓ２，第３のシリアルアラーム信号Ｓ３を
入力して演算を行って２本の第４のシリアルアラーム信
号ｓａｔ， Ｓ４２を出力する演算回路３とを備え、演
算回路３は第２のシリアルアラーム信号Ｓ２を反転させ
るインバータ３１と、インバータ３１の出力信号と第３
のシリアルアラーム信号Ｓ３との論理和をとるオアゲー
ト３２と、第１のシリアルアラーム信号Ｓ１とインバー
タ３１の出力信号との論理和をとるオアゲート３３とか
らなる。
次に本実施例の動作について説明する。
所定時間ｔ＝１秒とすると、第２図に示すようにこの所
定時間１秒の間に、判定対象の８個のアラームを多重化
した現在のアラーム状態を示す第１のシリアルアラーム
信号Ｓ１を遅延回路１に入力して所定時間１秒遅延させ
ることにより１秒前？アラーム状態を示す第２のシリア
ルアラーム信号Ｓ２を得る。
定時間１秒の間に、判定対象の８個のアラームを多重化
した現在のアラーム状態を示す第１のシリアルアラーム
信号Ｓ１を遅延回路１に入力して所定時間１秒遅延させ
ることにより１秒前？アラーム状態を示す第２のシリア
ルアラーム信号Ｓ２を得る。
また、第２のシリアルアラーム信号Ｓ２を遅延回路２に
入力して所定時間１秒遅延させることにより２秒前のア
ラーム状態を示す第３のシリアルアラーム信号Ｓ３を得
る。
入力して所定時間１秒遅延させることにより２秒前のア
ラーム状態を示す第３のシリアルアラーム信号Ｓ３を得
る。
ここで第１のシリアルアラーム信号Ｓ１と第２のシリア
ルアラーム信号Ｓ２と第３のシリアルアラーム信号Ｓ３
をもとにして演算回路３は演算し、その結果として２本
の第４のシリアルアラーム信号Ｓ４■，Ｓ４２を得る。
ルアラーム信号Ｓ２と第３のシリアルアラーム信号Ｓ３
をもとにして演算回路３は演算し、その結果として２本
の第４のシリアルアラーム信号Ｓ４■，Ｓ４２を得る。
演算回路３は第３図に示すように第４のシリアルアラー
ム信号Ｓ４１， Ｓ４２の論理値によってアラーム発生
・回復の判定を行うことができる。
ム信号Ｓ４１， Ｓ４２の論理値によってアラーム発生
・回復の判定を行うことができる。
以上説明したように本発明は、所定時間ｔに判定対象の
全アラームを多重化した第１のシリアルアラーム信号と
、これを所定時間ｔだけ遅延させた第２のシリアルアラ
ーム信号と、この第２のシリアルアラーム信号を所定時
間ｔだけ遅延させた第３のシリアルアラーム信号を演算
して得たｎ本の第４のシリアルアラーム信号の論理値と
を用いるようにしたので、すべてをソフトウェア処理に
依存せずに比較的簡単なハードウェアでアラーム発生・
回復の判定をすることができるという効果を有する。
全アラームを多重化した第１のシリアルアラーム信号と
、これを所定時間ｔだけ遅延させた第２のシリアルアラ
ーム信号と、この第２のシリアルアラーム信号を所定時
間ｔだけ遅延させた第３のシリアルアラーム信号を演算
して得たｎ本の第４のシリアルアラーム信号の論理値と
を用いるようにしたので、すべてをソフトウェア処理に
依存せずに比較的簡単なハードウェアでアラーム発生・
回復の判定をすることができるという効果を有する。
第１図は本発明のアラーム発生・回復判定回路の一実施
例を示す回路ブロック図、第２図は第１図における動作
を説明する．ためのタイムチャート、第３図は第１図に
おける演算回路の判定結果の例を示す図である。 １，２・・・遅延回路、３・・・演算回路、３１・・・
インバータ、３２．３３・・・オアゲート、Ｓ．・・・
第１のシリアルアラーム信号、Ｓ２・・・第２のシリア
ルアラーム信号、Ｓ３・・・第３のシリアルアラーム信
号、Ｓ４１， ｓ４■・・・、第４のシリアルアラーム
信号。
例を示す回路ブロック図、第２図は第１図における動作
を説明する．ためのタイムチャート、第３図は第１図に
おける演算回路の判定結果の例を示す図である。 １，２・・・遅延回路、３・・・演算回路、３１・・・
インバータ、３２．３３・・・オアゲート、Ｓ．・・・
第１のシリアルアラーム信号、Ｓ２・・・第２のシリア
ルアラーム信号、Ｓ３・・・第３のシリアルアラーム信
号、Ｓ４１， ｓ４■・・・、第４のシリアルアラーム
信号。
Claims (1)
- 所定時間ｔに判定対象の全アラームを多重化した第１の
シリアルアラーム信号を入力して前記所定時間ｔだけ遅
延した第２のシリアルアラーム信号を出力する第１の遅
延回路と、前記第２のシリアルアラーム信号を入力して
前記所定時間ｔだけ遅延した第３のシリアルアラーム信
号を出力する第２の遅延回路と、前記第１のシリアルア
ラーム信号と前記第２のシリアルアラーム信号と前記第
３のシリアルアラーム信号とを入力して演算を行いｎ本
の第４のシリアルアラーム信号を出力する演算回路とを
備えることを特徴とするアラーム発生・回復判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24419589A JPH03105497A (ja) | 1989-09-19 | 1989-09-19 | アラーム発生・回復判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24419589A JPH03105497A (ja) | 1989-09-19 | 1989-09-19 | アラーム発生・回復判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105497A true JPH03105497A (ja) | 1991-05-02 |
Family
ID=17115191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24419589A Pending JPH03105497A (ja) | 1989-09-19 | 1989-09-19 | アラーム発生・回復判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105497A (ja) |
-
1989
- 1989-09-19 JP JP24419589A patent/JPH03105497A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0936714A (ja) | パルス幅変調回路 | |
| JPH03105497A (ja) | アラーム発生・回復判定回路 | |
| JPH03238533A (ja) | マイクロコンピュータ | |
| JPS63215212A (ja) | パルス回路 | |
| JPS63140378A (ja) | パイプライン処理装置 | |
| JP2870242B2 (ja) | 競合形同期保護回路 | |
| JPS62269436A (ja) | 自己診断モジユ−ル構成方式 | |
| JPH0556022A (ja) | 伝送路切替回路 | |
| JP4428819B2 (ja) | 多入力データソーティング回路 | |
| JPH05191226A (ja) | スパイクノイズ除去回路 | |
| JP2735032B2 (ja) | 位相検出回路 | |
| JPH01212018A (ja) | パルスノイズ除去回路 | |
| JPH01125016A (ja) | セレクト回路 | |
| JPH03187544A (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JPH0685804A (ja) | フレームパルス生成回路 | |
| JPH1065661A (ja) | フレーム同期保護回路 | |
| JPH0324619A (ja) | ２進負数表示変換器 | |
| JPH04207411A (ja) | 選択回路 | |
| JPH0374951A (ja) | 同期化回路 | |
| JPH04158619A (ja) | 入力回路 | |
| JPH03285436A (ja) | 非同期回路のテスト装置 | |
| JPH02241224A (ja) | データ処理装置 | |
| JPS63250211A (ja) | 信号検出回路 | |
| JPS60214140A (ja) | 波形整形装置 | |
| JPS63254827A (ja) | デコ−ド回路 |