JPH03105577A - ベクトル描画演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする！！題 課題を解決するための手段 １乍用 実施例 発明の効果 ［概要］ ベクトル描画用のビット演算を行う演算回路に関し、 複雑な処理を高速に行うことが可能となる演算回路の提
供を目的とし、 ビット列のデータで示されるベクトルパターンを保持す
るパターン保持手段と、背景のパターンを保持するパタ
ーン保持手段と、両パターンをビット単位で演算するビ
ット演算手段と、前記演算の種類を指定するデータが各
々書き込まれる複数の演算指定データ記憶手段と、演算
指定データ記憶手段に書き込まれたデータをビット演算
手段ヘヘクトルパターンによって切り替え出力する切替
手段と、により構成される。

［産業上の利用分野コ 本発明は、ベクトル描画用のビット演算を行う演算回路
に間する。

この種の回路はＣＡＤやＣＡＭに用いられており、その
演算結果てヘクトルが描画される。

［従来の技術コ 第３図では従来回路の構成が説明されており、プロセッ
サ３０により１ワート長のヘクトルパターンがヘクトル
パターンレジスタ１０にセットされ、ビット演算指示が
オペレーションレジスタ１６にセットされ、そしてベク
トル作成情報がＤＤＡ３２にセットされ、ＤＤＡ３２が
起動される。

これにより、ＤＤＡ３２からフレームメモリ３４ヘワー
１・アトレスが与えられ、ワード内アドレスがＡＬＵ１
４へ与えられ、パターンシフト指示かヘクトルパターン
レジスタＩＯへ与えられる。

さらに、フレームメモリ３４から背景レジスタｌ２へ背
景のパターンが与えられ、その背景パターンとヘクトル
パターンレジスタｌＯのベクトルパターンとがＡＬＵ］
４でビット演算されろ。

このビット演算の種類はオペレーションレジスタ１６に
セットされたビット演算指示で指定され、ヘクトルパタ
ーンにおいて演算の対象となるビット位置がＤＤＡ３２
のワート内アドレスで指定される。

また、ベクトルパターンのうちビット演算されるビット
データはヘク１・ルパターンレジスタ】０からＡＬＵ　
１　４へ与えられ、そのビットデータはＤＤＡ３２のパ
ターンシフト指示に従ってヘクトルパターンレジスタ１
０からシフト出力される。

第４図ではこの従来例の作用が説明されており、同図（
Ａ）のように１ワード（８ビット）のヘクトルパターン
がビット単位でベクトルパターンレジスタ１０からＡＬ
Ｕ１４へシフト出力される。

ＡＬＵ１４には同［ｍ　（Ｂ）の背景パターン（８ドッ
ト×８ドット）が１ワート単位で与えられ、同図（Ｃ）
のワート内アドレスとワードアドレスとが逐次歩進され
る。

その結果、同図くＣ）で示されるように符号１，２．　
　３．　　４．　　５．　　６，　　７．　　８の順で
ビット演算指示に従いオアのビット演算が行われる。

ただし、同図（Ａ）で斜線以外の空白部分となる値Ｏの
ビット位置では、背景側のビットパターンがそのまま演
算結果とされる。

このため、同図（Ｄ）のように直線ヘクトルの描画デー
タが得られ、そのデータはフレームメモリ３４に書き込
まれて表示装置３６で表示される。

なお、第４図（Ｃ）で示される符号１，　　２．　　３
，４．　　５．　　６，　　７．　　８のビット演算位
置はワート内アドレスとワードアドレスの組み合わせで
指定できる。

［発明の解決しようとする課題］ 以上のように従来においては、ベクトルデータについて
ｌＩｉ類のビット演算が行われる。

したがって、複数のビット演算が行われる場合には、そ
れらのビット演算が繰り返され、このため、その複雑な
処理に時間を要する。

本発明は上記従来の事情に鐵みてなされたものであり、
その目的は、複雑な処理を高速に行うことが可能となる
演算回路を提供することにある。

［課題を解決するための手段］ 上記目的を達成するために本発明に係る回路は以下のよ
うに構成されている。

第１図において、ビット列のデータで示されるベクトル
パターンがパターン保持手段ｌＯで保持される。

また、背景のパターンがパターン保持手段１２て保持さ
れる。

これらのパターンはビット演算手段１４おいてビット単
位で演算され、そのビット演算の種類を示すデータは複
数の演算指定データ記憶手段１６，ｌ８に書き込まれる
。

そして、全ての演算指定データ記憶手段１６．１８の保
持データは切替手段２０へ与えられ、切替手段２０から
ビット演算手段１４にベクトルパターンで切り替え出力
される。

［作用］ 本発明では、演算の種類を各々指定する複数のデータが
ビット演算指定データ記憶手段１６，ｌ８で用意され、
ヘクトルパターンと背景パターンとのビット演算が行な
われているビット演算手段１４にそれらビット演算指定
データ記憶手段１６．１８の記憶データを切り替え出力
できる。

したがって、ビット演算手段１４て行なわれる演算のＦ
！類をビット単位で指定することが可能となる。

［実施例］ 以下、図面に基づいて本発明に係る好適な回路を説明す
る。

第１図では実施例の構成が説明されており、前述した従
来例と同一部材には同一符号を付してそれらの説明を省
略する。

本実施例ではオペレーションレジスタ１６の他にオペレ
ーションレジスタ１８が設けられており、オペレーショ
ンレジスタ１６．１８にはオアと反転のビット演算指示
がプロセッサ３０から各々与えられる。

そして、それらオペレーションレジスタ１６，ｌ８のビ
ット演算指示はマルチブレクサ２０へ与えられ、その出
力はＡＬＵ１４へ洪給される。

さらに、マルチブレクサ２０にはベクトルパターンレジ
スタ１０のシフト出力が与えられ、このシフト出力がｌ
ｌ！Ｉｌ（斜線部分　第２図参照）のときにオペレーシ
ョンレジスタ１６の出力が、値Ｏ（空白部分　第２図参
照）のときにオペレーションレジスタ１８の出力が、Ａ
ＬＵ１４へマルチプレクサ２０から供給される。

このように、オペレーションレジスタｌ６，１８に２ｆ
！類のビット演算指示が用意され、これらがマルチブレ
クサ２０によりＡＬＵ１４へ切り替え出力される。

第２図では実施例の作用が説明されており、同図（Ａ）
のように１ワードのベクトルパターンがビット単位でベ
クトルパターンレジスタｌＯからＡＬｔＪ　１　４へシ
フト出力される。

このＡＬＵ１４には同図（Ｂ）の背景パターンが１ワー
ド単位で与えられ、同図（ｃ）のワード内アドレスとワ
ードアドレスとが逐次歩進される。

その結果、同図（Ｃ）に示されるように符号ｌ．２．　
　３，　　４．　　５．　　６，　　７．　　８の順で
ビット演算が行われる。

本実施例では前述のように、ヘクトルパターンレジスタ
１Ｇのシフト出力が値１（斜線部分）のときにオペレー
ションレジスタｌ６の出力が、値０（空白部分）のとき
にオペレーションレジスタｌ日の出力が、マルチブレク
サ２０からＡＬＵＩ４へ供給されるので、同図（Ａ）に
おいて値１（斜線部分）となるビット位置ではオアのビ
ット演算が行われ、また、値Ｏ（空白部分）となるビッ
ト位置では背景側のビットパターンが反転ざれる。

その結果、同図（Ｄ）のように直線ベクトルの描画デー
タが得られ、そのデータでは値Ｏとなるビットデータが
一つ増加する． 以上説明したように本実施例によれば、ビッ１・演算の
種類を指定するデータが複数のオペレーションレジスタ
１６．１８に用意ざれ、ベクトルパターンの値に応じた
ビット演算が切り替えられて行われるので、複数のビッ
ト演算が１ワードのヘクトルパターンについて行われる
複雑な処理の場合でも、これを１回の処理で完了でき、
したがって、高速にベクトルを描画することが可能とな
る。

［発明の効果コ 以上説明したように本発明によれば、ビット演算の橿類
を指定する複数のデータが用意されていずれかが切り替
え出力され、その切り替え出力で示されるビット演算が
行われるので、複数のビット演算がベクトルパターンの
ビット列について行われる複雑な処理の場合でも、これ
を１回の処理３４　・ ・フレームメモリ、 で完了でき、したがって、高速にベクトルを描画するこ
とが可能となる。

【図面の簡単な説明】

第１図は実施例の構成説明図、 第２図は実施例の作用説明図、 第３図は従来例の構成説明図、 第４図は従来例の作用説明図、 である。 ３　６　・ ・表示装置。

Claims (1)

1. 【特許請求の範囲】 ビット列のデータで示されるベクトルパターンを保持す
   るパターン保持手段（１０）と、背景のパターンを保持
   するパターン保持手段（１２）と、 両パターンをビット単位で演算するビット演算手段（１
   ４）と、 前記演算の種類を指定するデータが各々書き込まれる複
   数の演算指定データ記憶手段（１６、１８）と、 演算指定データ記憶手段（１６、１８）に書き込まれた
   データをビット演算手段（１４）へベクトルパターンに
   よって切り替え出力する切替手段（２０）と、 を有することを特徴とするベクトル描画演算回路。