JPH03105934A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH03105934A JPH03105934A JP1241969A JP24196989A JPH03105934A JP H03105934 A JPH03105934 A JP H03105934A JP 1241969 A JP1241969 A JP 1241969A JP 24196989 A JP24196989 A JP 24196989A JP H03105934 A JPH03105934 A JP H03105934A
- Authority
- JP
- Japan
- Prior art keywords
- film wiring
- thick film
- thick
- bonding
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野３
本発明は、半導体集積回路装置およびその製造方法に関
し、特にパッケージ基板上に形戊される厚膜配線の微細
化に適用して有効な技術に関するものである。
し、特にパッケージ基板上に形戊される厚膜配線の微細
化に適用して有効な技術に関するものである。
１
〔従来技術〕
セラミック・ビングリッドアレイ（ｐｉｎ ｇｒｉｄ
ａｒｒａｙ）は、セラミック材料からなるパッケージ基
板上に厚膜配線を形或し、この厚膜配線の先端（ボンデ
ィングエリア）と半導体チップとの間にワイヤをボンデ
ィングした構或になっている。上記厚膜配線は、スクリ
ーン印刷法などを用いてメタライズされたＷ（タングス
テン）やＭ○ （モリブデン）からなり、その表面には
、例えばＮ ｒ 、Ａ． ｕの順でメッキが施される。
ａｒｒａｙ）は、セラミック材料からなるパッケージ基
板上に厚膜配線を形或し、この厚膜配線の先端（ボンデ
ィングエリア）と半導体チップとの間にワイヤをボンデ
ィングした構或になっている。上記厚膜配線は、スクリ
ーン印刷法などを用いてメタライズされたＷ（タングス
テン）やＭ○ （モリブデン）からなり、その表面には
、例えばＮ ｒ 、Ａ． ｕの順でメッキが施される。
なお、この種のセラミック・ビングリッドアレイについ
ては、例えば特公昭６１５ ８ ５ ３ ３号公報に記
載されている。
ては、例えば特公昭６１５ ８ ５ ３ ３号公報に記
載されている。
ピングリッドアレイの多ピン化に伴い、前記厚膜配線の
線幅やピッチも次第に狭くなっているが、厚膜配線の微
細化には限界がある。これは、厚膜配線の′ａ福を狭く
すると、印刷時のグレやメッキの付きまわり等に起因し
て配線のエッジ部が丸くなり、有効なボンディングエリ
アの確保が困難となるため、ワイヤの倒れやよじれ等の
ボンディング不良が多発するようになるからである。そ
の対策として、Ａｌ蒸着法を用いて微細な薄膜配線を形
戊する方法が一部で採用されているが、，！蒸着による
薄膜配線は、前記厚膜配線に比べてコストが高いという
欠点がある。また、半導体チップをパッケージ基板上に
搭載するには、ノクツケージ基板上に配線と同一材料の
チップ取付部を形或し、その上に半導体チップを接合す
るが、Ａｌ蒸着法を用いて形或したチップ取付部の膜厚
が厚くなると、半導体チップにクラツクが発生し易くな
るという問題がある。
線幅やピッチも次第に狭くなっているが、厚膜配線の微
細化には限界がある。これは、厚膜配線の′ａ福を狭く
すると、印刷時のグレやメッキの付きまわり等に起因し
て配線のエッジ部が丸くなり、有効なボンディングエリ
アの確保が困難となるため、ワイヤの倒れやよじれ等の
ボンディング不良が多発するようになるからである。そ
の対策として、Ａｌ蒸着法を用いて微細な薄膜配線を形
戊する方法が一部で採用されているが、，！蒸着による
薄膜配線は、前記厚膜配線に比べてコストが高いという
欠点がある。また、半導体チップをパッケージ基板上に
搭載するには、ノクツケージ基板上に配線と同一材料の
チップ取付部を形或し、その上に半導体チップを接合す
るが、Ａｌ蒸着法を用いて形或したチップ取付部の膜厚
が厚くなると、半導体チップにクラツクが発生し易くな
るという問題がある。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は厚膜配線の微細化を促進することのでき
る技術を提供することにある。
り、その目的は厚膜配線の微細化を促進することのでき
る技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
る。
すなわち、本願の一発明は、パッケージ基板上にメタラ
イズされた厚膜配線のボンディングエリアを圧潰して平
坦化した半導体集積回路装置である。
イズされた厚膜配線のボンディングエリアを圧潰して平
坦化した半導体集積回路装置である。
上記した手段によれば、ボンディングエリアを平坦化す
ることにより、ボンディング時におけるワイヤの倒れや
よじれ等の発生を回避することができるので、厚膜配線
の微細化を促進することができる。
ることにより、ボンディング時におけるワイヤの倒れや
よじれ等の発生を回避することができるので、厚膜配線
の微細化を促進することができる。
第２図は、本発明の一実施例であるセラミック・ビング
リッドアレイ１を示している。ＳｉＣなどのセラミック
材料からなるパッケージ基板２上には、スクリーン印刷
法などを用いてメタライズされた厚膜配線３がパターン
形成されている。厚膜配線３は、ＷやＭｏからなり、そ
の表面には、例えばＮｉ、Ａｕの順にメッキが施されて
いる。
リッドアレイ１を示している。ＳｉＣなどのセラミック
材料からなるパッケージ基板２上には、スクリーン印刷
法などを用いてメタライズされた厚膜配線３がパターン
形成されている。厚膜配線３は、ＷやＭｏからなり、そ
の表面には、例えばＮｉ、Ａｕの順にメッキが施されて
いる。
パッケージ基板２の中央部には、上記厚膜配線３と同一
材料で構或されたチップ取付部４が設けられており、こ
のチップ取付部４上には、耐熱性エポキシ樹脂などの接
合材５を介して半導体チップ６が搭載されている。半導
体チップ６と前記厚膜配線３とは、ＡｕあるいはＡｌな
どのワイヤ７を介して電気的に接続されている。
材料で構或されたチップ取付部４が設けられており、こ
のチップ取付部４上には、耐熱性エポキシ樹脂などの接
合材５を介して半導体チップ６が搭載されている。半導
体チップ６と前記厚膜配線３とは、ＡｕあるいはＡｌな
どのワイヤ７を介して電気的に接続されている。
パッケージ基板２の上面には、ＡｌＮなどのセラミック
財料からなるキャップ８が設けられ、このキャップ８と
パッケージ基板２とで前記半導体チップ６を気密封止し
ている。このキャップ８は、ガラスなどの封止材９を介
してパッケージ基板２の上面に接合されている。
財料からなるキャップ８が設けられ、このキャップ８と
パッケージ基板２とで前記半導体チップ６を気密封止し
ている。このキャップ８は、ガラスなどの封止材９を介
してパッケージ基板２の上面に接合されている。
パッケージ基板２の下面には、セラミック・ピングリッ
ドアレイｌの外部端子を構或するリードピン１０が設け
られている。リードピンＩＯは、４２アロイ、コバール
などで構或され、Ａｇなどのろう材ｌ１によってパッケ
ージ基板２の下面に接合されている。また、リードビン
ｌＯは、パッケージ基板２を貫通するスルーホールｌ２
を通じて前記厚膜配線３と電気的に接続されている。
ドアレイｌの外部端子を構或するリードピン１０が設け
られている。リードピンＩＯは、４２アロイ、コバール
などで構或され、Ａｇなどのろう材ｌ１によってパッケ
ージ基板２の下面に接合されている。また、リードビン
ｌＯは、パッケージ基板２を貫通するスルーホールｌ２
を通じて前記厚膜配線３と電気的に接続されている。
ところで厚膜配線３は、本来その表面が平坦となるよう
に設計されるが、実際のパッケージ基板２上にメタライ
ズされた厚膜配線３は、第１図に示すように、印刷時の
グレやメッキの付きまわり等に起因してそのエッジ部が
丸くなるので、その断面がカマボコ状になってしまう。
に設計されるが、実際のパッケージ基板２上にメタライ
ズされた厚膜配線３は、第１図に示すように、印刷時の
グレやメッキの付きまわり等に起因してそのエッジ部が
丸くなるので、その断面がカマボコ状になってしまう。
この傾向は、厚膜配線３の線幅が微細化される程顕著に
なるため、微細な厚膜配線３においては、有効なボンデ
ィングエリアの確保が困難となる結果、ワイヤ７の倒れ
やよじれ等のボンディング不良が多発し易い。そこで本
実施例では、第１図に示すように、厚膜配線３をパッケ
ージ基板２上にメクライズした後、そのボンディングエ
リア３ａをプレス、または超音波を併用したプレス等で
圧潰して平坦化する。これにより、厚膜配線３が微細化
された場合においても、ボンディング時におけるワイヤ
７の倒れやよじれ等の発生を回避することができるので
、厚膜配線３を微細化し、セラミック・ビングリッドア
レイ１の多ピン化を促進することができる。
なるため、微細な厚膜配線３においては、有効なボンデ
ィングエリアの確保が困難となる結果、ワイヤ７の倒れ
やよじれ等のボンディング不良が多発し易い。そこで本
実施例では、第１図に示すように、厚膜配線３をパッケ
ージ基板２上にメクライズした後、そのボンディングエ
リア３ａをプレス、または超音波を併用したプレス等で
圧潰して平坦化する。これにより、厚膜配線３が微細化
された場合においても、ボンディング時におけるワイヤ
７の倒れやよじれ等の発生を回避することができるので
、厚膜配線３を微細化し、セラミック・ビングリッドア
レイ１の多ピン化を促進することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるセラミック・ピン
グリッドアレイに適用した場合について説明したが、本
発明はこれに限定されるものではなく、パッケージ基板
上に厚膜配線をメタライズした各種の半導体集積回路装
置に適用することができる。
明をその背景となった利用分野であるセラミック・ピン
グリッドアレイに適用した場合について説明したが、本
発明はこれに限定されるものではなく、パッケージ基板
上に厚膜配線をメタライズした各種の半導体集積回路装
置に適用することができる。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
パッケージ基板上にメタライズされた厚膜配線のボンデ
ィングエリアを圧潰して平坦化することにより、ボンデ
ィング時におけるワイヤの倒れやよじれ等の不良発生を
回避することができるので、厚膜配線の微細化を促進す
ることができる。
ィングエリアを圧潰して平坦化することにより、ボンデ
ィング時におけるワイヤの倒れやよじれ等の不良発生を
回避することができるので、厚膜配線の微細化を促進す
ることができる。
第１図は、本発明の一実施例である半導体集積回路装置
の厚膜配線を示す要部拡大斜視図、第２図は、この半導
体集積回路装置の断面図である。 １・・・セラミック・ビングリッドアレイ、２・パッケ
ージ基板、３・・・厚膜配線、３ａ・ボンディングエリ
ア、４・・・チップ取付５・・・接合材、６・・・半導
体チップ、７・ワイヤ、８・・・キャップ、９・・・封
止ｌＯ・・・リードビン、ｌ１・・・ろう材、●●−ス
ルーホール。
の厚膜配線を示す要部拡大斜視図、第２図は、この半導
体集積回路装置の断面図である。 １・・・セラミック・ビングリッドアレイ、２・パッケ
ージ基板、３・・・厚膜配線、３ａ・ボンディングエリ
ア、４・・・チップ取付５・・・接合材、６・・・半導
体チップ、７・ワイヤ、８・・・キャップ、９・・・封
止ｌＯ・・・リードビン、ｌ１・・・ろう材、●●−ス
ルーホール。
Claims (1)
- 【特許請求の範囲】 １、パッケージ基板上の厚膜配線と半導体チップとをワ
イヤを介して接続してなる半導体集積回路装置であって
、前記厚膜配線のボンディングエリアを圧潰して平坦化
したことを特徴とする半導体集積回路装置。 ２、前記厚膜配線のボンディングエリアを平坦化するに
際し、プレスまたは超音波を併用したプレスにより前記
ボンディングエリアを圧潰することを特徴とする請求項
１記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241969A JPH03105934A (ja) | 1989-09-20 | 1989-09-20 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241969A JPH03105934A (ja) | 1989-09-20 | 1989-09-20 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105934A true JPH03105934A (ja) | 1991-05-02 |
Family
ID=17082277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241969A Pending JPH03105934A (ja) | 1989-09-20 | 1989-09-20 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105934A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335602A (ja) * | 1995-06-08 | 1996-12-17 | Ngk Spark Plug Co Ltd | セラミック基板及びその製造方法 |
| US5856212A (en) * | 1994-05-11 | 1999-01-05 | Goldstar Electron Co., Ltd. | Method of producing semiconductor package having solder balls |
| JP2007251065A (ja) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | セラミック配線基板およびその製造方法 |
| JP2008092356A (ja) * | 2006-10-03 | 2008-04-17 | Hosiden Corp | ヘッドセット |
| JP2010103419A (ja) * | 2008-10-27 | 2010-05-06 | Toshiba Lighting & Technology Corp | プリント回路板及びこれを備えた電子機器 |
-
1989
- 1989-09-20 JP JP1241969A patent/JPH03105934A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856212A (en) * | 1994-05-11 | 1999-01-05 | Goldstar Electron Co., Ltd. | Method of producing semiconductor package having solder balls |
| JPH08335602A (ja) * | 1995-06-08 | 1996-12-17 | Ngk Spark Plug Co Ltd | セラミック基板及びその製造方法 |
| JP2007251065A (ja) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | セラミック配線基板およびその製造方法 |
| JP2008092356A (ja) * | 2006-10-03 | 2008-04-17 | Hosiden Corp | ヘッドセット |
| JP2010103419A (ja) * | 2008-10-27 | 2010-05-06 | Toshiba Lighting & Technology Corp | プリント回路板及びこれを備えた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JPH01313969A (ja) | 半導体装置 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| CN100479144C (zh) | 制造半导体封装的方法 | |
| JPH0729934A (ja) | バンプを持つ半導体構造 | |
| JP3046630B2 (ja) | 半導体集積回路装置 | |
| JPH03105934A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09232499A (ja) | 半導体装置 | |
| JPH11121680A (ja) | リードフレームおよび半導体装置 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JPH03104141A (ja) | 半導体装置 | |
| JPH03265148A (ja) | 半導体装置及びその製造方法 | |
| JP2527530B2 (ja) | 半導体装置 | |
| JPH0536275Y2 (ja) | ||
| JP3153185B2 (ja) | 半導体装置 | |
| KR100213435B1 (ko) | 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
| JPS61101061A (ja) | 半導体装置 | |
| JPH07130902A (ja) | 集積回路用セラミック製パッケージ本体 | |
| JPH0799261A (ja) | 半導体装置 |