JPH03106097A - 駆動回路装置 - Google Patents
駆動回路装置Info
- Publication number
- JPH03106097A JPH03106097A JP1243835A JP24383589A JPH03106097A JP H03106097 A JPH03106097 A JP H03106097A JP 1243835 A JP1243835 A JP 1243835A JP 24383589 A JP24383589 A JP 24383589A JP H03106097 A JPH03106097 A JP H03106097A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal processing
- processing circuit
- analog
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビ受像機やビデオテーブレコ−ダ等の受
信機や、ディスプレーの電気回路を構戒するディジタル
信号処理回路やアナログ信号処理回路等の駆動回路を実
装した装置に関する．従来の技術 従来、テレビジョン受像機等の受像機はアンテナ入力か
らブラウン管を駆動する回路までアナログ回路であり、
チューナ部は局部発振回路をもち妨害対策としたシール
ドケースで囲まれているものである． ところで、近年はディジタル技術が進み、すでにチャン
ネル選局用にマイクロコンピューターが採用され、テレ
ビ信号処理のディジタル化もはかられている．高画質化
として高品位テレビジョン受像機や新機能にはなくては
ならない技術がある．更に、新しいディスプレーとして
、液晶やプラズマを用いたものや、電子ビームをマルチ
カソードで発生させ、平板状の表示装置にしたもの等が
ある． ここでテレビ信号をディジタル化した場合の間題として
、ディジタル信号の基本であるクロック信号（基本クロ
ック）は約１４ＭＨｚか約２８ＭＨｚを用いるが、クロ
ック信号は方形波であり、ディジタル信号処理はその基
本クロックで動く為、そのクロックの高調波が多数発生
する．これはテレビやラジオに妨害ノイズとして飛び込
むことになる．又、信号の受信回路も妨害ノイズを与え
ることになる． 以上の妨害を防ぐ方法として従来、第３図の如くディジ
タル回路３をシールドケース２０， ２１． ２２で包
み込んでしまい、シールドケース２０〜２２から外へ出
る端子はＬＣフィルター１０で妨害の影響を与えやすい
１００ＭＨｚ近辺を減衰させ、更に貫通コンデンサを用
いてシールド効果を高め、クロックの高調波を外部へ出
さない様にしている．ところが、この様なシールドケー
スでは非常に大きな容積を必要とし、全体の厚さも厚い
ものとなり、薄型テレビ等コンパクトな機器には使えな
いものである． 又、貫通コンデンサ２３をシールドケース２０の中央部
に取り付け、更に中のディジタル回路３を接続するのは
手作業を必要とし、工数がかかる．又貫通コンデンサ２
３から外部回路（アナログ回路）への接続も容易ではな
い． 発明が解決しようとする課題 上記の如く、従来はデイジタル回路からのクロックノイ
ズを低減する方法として、シールドケースと貫通コンデ
ンサ及びフィルタを用いていた．しかしそれは非常に大
きな容積を必要とし、全体の厚さも厚いものとなり、薄
型テレビ等コンパクトな機器には使えないという課題が
ある．又、貫通コンデンサを用いると外部への接続端子
数が増すが、この外部端子と内部回路の接続が手作業と
なるため場所と工数が大きなものとなってしまうという
！ｌＢを有していた． 本発明は上記の課題を解決し、デイジタル回路の妨害を
低減し、かつ、薄型化し、作業性、その他回路との接続
を容易にするものである。
信機や、ディスプレーの電気回路を構戒するディジタル
信号処理回路やアナログ信号処理回路等の駆動回路を実
装した装置に関する．従来の技術 従来、テレビジョン受像機等の受像機はアンテナ入力か
らブラウン管を駆動する回路までアナログ回路であり、
チューナ部は局部発振回路をもち妨害対策としたシール
ドケースで囲まれているものである． ところで、近年はディジタル技術が進み、すでにチャン
ネル選局用にマイクロコンピューターが採用され、テレ
ビ信号処理のディジタル化もはかられている．高画質化
として高品位テレビジョン受像機や新機能にはなくては
ならない技術がある．更に、新しいディスプレーとして
、液晶やプラズマを用いたものや、電子ビームをマルチ
カソードで発生させ、平板状の表示装置にしたもの等が
ある． ここでテレビ信号をディジタル化した場合の間題として
、ディジタル信号の基本であるクロック信号（基本クロ
ック）は約１４ＭＨｚか約２８ＭＨｚを用いるが、クロ
ック信号は方形波であり、ディジタル信号処理はその基
本クロックで動く為、そのクロックの高調波が多数発生
する．これはテレビやラジオに妨害ノイズとして飛び込
むことになる．又、信号の受信回路も妨害ノイズを与え
ることになる． 以上の妨害を防ぐ方法として従来、第３図の如くディジ
タル回路３をシールドケース２０， ２１． ２２で包
み込んでしまい、シールドケース２０〜２２から外へ出
る端子はＬＣフィルター１０で妨害の影響を与えやすい
１００ＭＨｚ近辺を減衰させ、更に貫通コンデンサを用
いてシールド効果を高め、クロックの高調波を外部へ出
さない様にしている．ところが、この様なシールドケー
スでは非常に大きな容積を必要とし、全体の厚さも厚い
ものとなり、薄型テレビ等コンパクトな機器には使えな
いものである． 又、貫通コンデンサ２３をシールドケース２０の中央部
に取り付け、更に中のディジタル回路３を接続するのは
手作業を必要とし、工数がかかる．又貫通コンデンサ２
３から外部回路（アナログ回路）への接続も容易ではな
い． 発明が解決しようとする課題 上記の如く、従来はデイジタル回路からのクロックノイ
ズを低減する方法として、シールドケースと貫通コンデ
ンサ及びフィルタを用いていた．しかしそれは非常に大
きな容積を必要とし、全体の厚さも厚いものとなり、薄
型テレビ等コンパクトな機器には使えないという課題が
ある．又、貫通コンデンサを用いると外部への接続端子
数が増すが、この外部端子と内部回路の接続が手作業と
なるため場所と工数が大きなものとなってしまうという
！ｌＢを有していた． 本発明は上記の課題を解決し、デイジタル回路の妨害を
低減し、かつ、薄型化し、作業性、その他回路との接続
を容易にするものである。
課題を解決するための手段
上記の課題を解決するため本発明の駆動回路装Ｉは、駆
動回路を実装する多層プリント基板の表面を部品実装面
とし、裏面を回路のアースパターン面とし、上記駆動回
路の内ディジタル信号処理回路は上記多層プリント基板
の中心部に配置し、上記駆動回路の内アナログ信号処理
回路は上記多層プリント基板の周囲に上記ディジタル信
号処理回路の周囲をとり囲むように配置する．また、上
記多層プリント基板の裏面アースパターンを上記ディジ
タル信号処理回路とアナログ信号処理回路で電気的に分
割し、上記多層プリント基板の表面のアナログ信号処理
回路のアースパターンはディジタル信号処理回路の全周
囲を囲んで配置するとともに、上記多層プリント基板の
表面アナログ信号処理回路のアースパターンと裏面アナ
ログ信号処理回路のアースパターンをスルーホール又は
ジャンパー線等の接続手段を用いてディジタル信号処理
回路をとり囲む様に接続することを特徴とする． また、本発明は、上記ディジタル信号処理回路の入力端
子又は出力端子又は電源端子等の端子に第１のフィルタ
、第２のフィルタのそれぞれ一端を接続し、上記第１の
フィルタの他端は上記多層プリント基板の表面のアナロ
グ信号処理回路のアースパターンに接続し、上記第２の
フィルタの他端は多層プリント基板の周辺に実装されて
いるアナログ信号処理回路の入力端子又は出力端子等に
接続するものである． さらに本発明は、上記ディジタル信号処理回路を包み込
む様に多層プリント基板の表面に金属板又はそれに類す
る導体膜を設け、それをアナログアースパターンと接続
するとともに、多層プリント基板の裏面にも金属板又は
それに類する導体膜を設けることを特徴とする． 作用 本発明は、画像表示装置の薄型化を損なわずに、ディジ
タル信号処理回路からのノイズを回路基板から外部へ出
さない様にする事によりチューナ回路や他の受像機器へ
の妨害を大きく低減する事ができる． 実施例 以下、本発明の一実施例について添付図面に基づいて説
明する． 第１図のａ，ｂ、第２図は本発明の一実施例における駆
動回路装置の平面図および側断面図並びに同装置を実装
した状態の画像表示装置の分解斜視図である． 第２図の１５は薄型の画像表示素子であり、その画像表
示素子ｌ５を電極駆動をして画像を映出するための駆動
端子の１つが第２図のビーム流制御電極端子ｌ６であり
、このビーム流制？Ｉｌ［極端子１６に接続されるのが
、駆動回路用多層プリント基板９に設けているビーム流
制御端子１ｌである．本実施例の駆動回路用多層プリン
ト基板９は４層基板となっており、以下詳細に説明する
．多層プリント基板の上回（１層目）には映像信号をサ
ンプリングし、メモリーに蓄積し、ディジタル処理する
ディジタル回路３と、ディジタル信号をパルス幅変調し
たり、Ａ／Ｄ変換した信号をアナログ回路で上記信号増
幅するアナログ回路７が実装されている．ディジタル回
Ｉｓ３は、多層プリント基板９の上面中央部に配置し、
その周囲をアナログ回路７で囲み、かつ同周囲をアナロ
グアース２で取り囲む．第２図の２層目は上記ディジタ
ル回路３の各回路素子（ディジタル！Ｃ等）を相互に接
続する配線部１７である．２７１目はディジタル回路３
の１ｉｆｉを供給する電Ｓ箔である．そして４層目は裏
面側にディジタル回路アース４と、アナログ回路アース
２と、それらを電気的に分離するスリット１Ｂとを有し
、またこの裏面のアナログ回路アース２と１層目のアナ
ログ回路アース２とを接続する多数のスルーホールｌ２
から威り立っている．スルーホールｌ２はディジタル回
路３を取り囲むように多数設けられている．このスルー
ホールは２層目．３層目にも設けられており、ｌ層目〜
４Ｎ目の部品、パターン．アースはこのスルーホールを
通して電気的に接続される．そして図示していないが、
各層の間はいうまでもなく絶縁層で絶縁されている。
動回路を実装する多層プリント基板の表面を部品実装面
とし、裏面を回路のアースパターン面とし、上記駆動回
路の内ディジタル信号処理回路は上記多層プリント基板
の中心部に配置し、上記駆動回路の内アナログ信号処理
回路は上記多層プリント基板の周囲に上記ディジタル信
号処理回路の周囲をとり囲むように配置する．また、上
記多層プリント基板の裏面アースパターンを上記ディジ
タル信号処理回路とアナログ信号処理回路で電気的に分
割し、上記多層プリント基板の表面のアナログ信号処理
回路のアースパターンはディジタル信号処理回路の全周
囲を囲んで配置するとともに、上記多層プリント基板の
表面アナログ信号処理回路のアースパターンと裏面アナ
ログ信号処理回路のアースパターンをスルーホール又は
ジャンパー線等の接続手段を用いてディジタル信号処理
回路をとり囲む様に接続することを特徴とする． また、本発明は、上記ディジタル信号処理回路の入力端
子又は出力端子又は電源端子等の端子に第１のフィルタ
、第２のフィルタのそれぞれ一端を接続し、上記第１の
フィルタの他端は上記多層プリント基板の表面のアナロ
グ信号処理回路のアースパターンに接続し、上記第２の
フィルタの他端は多層プリント基板の周辺に実装されて
いるアナログ信号処理回路の入力端子又は出力端子等に
接続するものである． さらに本発明は、上記ディジタル信号処理回路を包み込
む様に多層プリント基板の表面に金属板又はそれに類す
る導体膜を設け、それをアナログアースパターンと接続
するとともに、多層プリント基板の裏面にも金属板又は
それに類する導体膜を設けることを特徴とする． 作用 本発明は、画像表示装置の薄型化を損なわずに、ディジ
タル信号処理回路からのノイズを回路基板から外部へ出
さない様にする事によりチューナ回路や他の受像機器へ
の妨害を大きく低減する事ができる． 実施例 以下、本発明の一実施例について添付図面に基づいて説
明する． 第１図のａ，ｂ、第２図は本発明の一実施例における駆
動回路装置の平面図および側断面図並びに同装置を実装
した状態の画像表示装置の分解斜視図である． 第２図の１５は薄型の画像表示素子であり、その画像表
示素子ｌ５を電極駆動をして画像を映出するための駆動
端子の１つが第２図のビーム流制御電極端子ｌ６であり
、このビーム流制？Ｉｌ［極端子１６に接続されるのが
、駆動回路用多層プリント基板９に設けているビーム流
制御端子１ｌである．本実施例の駆動回路用多層プリン
ト基板９は４層基板となっており、以下詳細に説明する
．多層プリント基板の上回（１層目）には映像信号をサ
ンプリングし、メモリーに蓄積し、ディジタル処理する
ディジタル回路３と、ディジタル信号をパルス幅変調し
たり、Ａ／Ｄ変換した信号をアナログ回路で上記信号増
幅するアナログ回路７が実装されている．ディジタル回
Ｉｓ３は、多層プリント基板９の上面中央部に配置し、
その周囲をアナログ回路７で囲み、かつ同周囲をアナロ
グアース２で取り囲む．第２図の２層目は上記ディジタ
ル回路３の各回路素子（ディジタル！Ｃ等）を相互に接
続する配線部１７である．２７１目はディジタル回路３
の１ｉｆｉを供給する電Ｓ箔である．そして４層目は裏
面側にディジタル回路アース４と、アナログ回路アース
２と、それらを電気的に分離するスリット１Ｂとを有し
、またこの裏面のアナログ回路アース２と１層目のアナ
ログ回路アース２とを接続する多数のスルーホールｌ２
から威り立っている．スルーホールｌ２はディジタル回
路３を取り囲むように多数設けられている．このスルー
ホールは２層目．３層目にも設けられており、ｌ層目〜
４Ｎ目の部品、パターン．アースはこのスルーホールを
通して電気的に接続される．そして図示していないが、
各層の間はいうまでもなく絶縁層で絶縁されている。
そしてテレビジッン受倣機を構成するには駆動回路用多
層プリント基板９と平行又は近くにチューナ回路が位置
する． かかる構威において、電源を投入し、各回路を動作させ
るとディジタル回路３が動作をし１４ＭＨｚ近くのクロ
ックで映像信号をディジタル処理していく。その際、ク
ロック妨害の発生源となるのは２種類ある．まず第１は
第２図の２層目のディジタル回路配線部１７である．す
なわち、配線はインダクタンス或分をもちクロック１４
ＭＨｚが回路のミスマッチと相まって高調波或分２８Ｍ
Ｈｚ， ４２ＭＩ｛ｚ５６ＭＨｚ， ７０ＭＨｚ， ８
４ＭＨｚ． ９８ＭＨｚ−・・を発生し、従来はチュー
ナに飛び込んでいたのであるが、本構威ではそのアンテ
ナとなる２層目のディジタノレ回路配線部ｌ７をその他
の１層目，３層目，４層目のプリント板のパターンで囲
んでしまい、クロックの高調波戒分を吸収してしまうも
のである．そして、上記高調波或分を吸収する効果を高
める為、更に駆動回路用多層プリント基板９の上面のデ
ィジタル回路３の部品実装面以外はアースパターンとし
、各層の周囲をアナログアース２で囲み、かつスルーホ
ール１２で各層のアナログアース２を接続している。こ
こで、各アナログアースの間隔を数一にするとより効果
は大きくなる．このように構戒することにより、プリン
ト基板の各層間のすき間からもクロックの高調波も洩れ
ないようにすることができ、チューナ回路へのクロック
の高調波の飛び込み（妨害）を１５〜２０ｄＢ低減する
ことが可能となる． 次に、クロック妨害の発生源となる第２は、第１の他回
路接続リード１４からの妨害ノイズの輻射であり、他回
路から電源等を通リチューナ回路へ妨害ノイズが導かれ
る場合である．そこで本構威によっては、第１図のディ
ジタル回路３からの入出力端子とは（コイルとコンテナ
よりなる）フィルタｌＯ、又は抵抗とコンデンサよりな
るフィルタ１３を、第ｌ図の如く、上記フィルタ１０．
１３のコンデンサの他端をアナログアース２に接続し
、かつ第２図の多層プリント基板９の裏面のアナログア
ース２と接続している接続部ｌ２の位置に配置する．こ
の結果、ディジタル回路３で発生するクロフクノイズは
、フィルタ１０． １３でディジタル回路３を取り囲む
アナログアース２に全て吸収され、フイルタ１０． １
３を通った他回路接続リード１４にはクロックノイズが
取り除かれた信号のみが入出力されて、チェーナ回路や
他の受信機へ与える妨害を２０ｄＢ以上低減することが
可能となった。
層プリント基板９と平行又は近くにチューナ回路が位置
する． かかる構威において、電源を投入し、各回路を動作させ
るとディジタル回路３が動作をし１４ＭＨｚ近くのクロ
ックで映像信号をディジタル処理していく。その際、ク
ロック妨害の発生源となるのは２種類ある．まず第１は
第２図の２層目のディジタル回路配線部１７である．す
なわち、配線はインダクタンス或分をもちクロック１４
ＭＨｚが回路のミスマッチと相まって高調波或分２８Ｍ
Ｈｚ， ４２ＭＩ｛ｚ５６ＭＨｚ， ７０ＭＨｚ， ８
４ＭＨｚ． ９８ＭＨｚ−・・を発生し、従来はチュー
ナに飛び込んでいたのであるが、本構威ではそのアンテ
ナとなる２層目のディジタノレ回路配線部ｌ７をその他
の１層目，３層目，４層目のプリント板のパターンで囲
んでしまい、クロックの高調波戒分を吸収してしまうも
のである．そして、上記高調波或分を吸収する効果を高
める為、更に駆動回路用多層プリント基板９の上面のデ
ィジタル回路３の部品実装面以外はアースパターンとし
、各層の周囲をアナログアース２で囲み、かつスルーホ
ール１２で各層のアナログアース２を接続している。こ
こで、各アナログアースの間隔を数一にするとより効果
は大きくなる．このように構戒することにより、プリン
ト基板の各層間のすき間からもクロックの高調波も洩れ
ないようにすることができ、チューナ回路へのクロック
の高調波の飛び込み（妨害）を１５〜２０ｄＢ低減する
ことが可能となる． 次に、クロック妨害の発生源となる第２は、第１の他回
路接続リード１４からの妨害ノイズの輻射であり、他回
路から電源等を通リチューナ回路へ妨害ノイズが導かれ
る場合である．そこで本構威によっては、第１図のディ
ジタル回路３からの入出力端子とは（コイルとコンテナ
よりなる）フィルタｌＯ、又は抵抗とコンデンサよりな
るフィルタ１３を、第ｌ図の如く、上記フィルタ１０．
１３のコンデンサの他端をアナログアース２に接続し
、かつ第２図の多層プリント基板９の裏面のアナログア
ース２と接続している接続部ｌ２の位置に配置する．こ
の結果、ディジタル回路３で発生するクロフクノイズは
、フィルタ１０． １３でディジタル回路３を取り囲む
アナログアース２に全て吸収され、フイルタ１０． １
３を通った他回路接続リード１４にはクロックノイズが
取り除かれた信号のみが入出力されて、チェーナ回路や
他の受信機へ与える妨害を２０ｄＢ以上低減することが
可能となった。
更に上部のシールドケースｌはＬＣフィルタｌＯやＲＣ
フィルタ１３をはさむ構戒となり、貫通コンデンサとフ
ィルタの２つの効果をもつ。又シールド板６は絶縁体５
（レジスト又はスベーサ一等）をはさみ、鉄板又は導体
膜等を使い容易に作成でき、完全なシールドケースが多
層プリント基板上に作戒できる． 発明の効果 以上のように本発明によれば、シールドケースと同等以
上の効果をもちつつ薄型化及び小型化が可能となり、貫
通コンデンサを削除できることにより大幅な工数削減が
可能となる。又、ディジタル回路とアナログ回路が１枚
の基板に作戊できる。
フィルタ１３をはさむ構戒となり、貫通コンデンサとフ
ィルタの２つの効果をもつ。又シールド板６は絶縁体５
（レジスト又はスベーサ一等）をはさみ、鉄板又は導体
膜等を使い容易に作成でき、完全なシールドケースが多
層プリント基板上に作戒できる． 発明の効果 以上のように本発明によれば、シールドケースと同等以
上の効果をもちつつ薄型化及び小型化が可能となり、貫
通コンデンサを削除できることにより大幅な工数削減が
可能となる。又、ディジタル回路とアナログ回路が１枚
の基板に作戊できる。
以上の結果、受像機の薄型化を実現することが可能とな
る．なお、本実施例において各層のアースパターンはス
ルーホールで接続したが、他の接続手段、たとえば、ジ
ャンパー接続を用いて接続しても良いものである．また
、フィルタは必要な端子に接続すれば良い。
る．なお、本実施例において各層のアースパターンはス
ルーホールで接続したが、他の接続手段、たとえば、ジ
ャンパー接続を用いて接続しても良いものである．また
、フィルタは必要な端子に接続すれば良い。
第ｌ図ａ，ｂは本発明の一実施例における駆動回路装置
の平面図および断面図、第２図は同装置の分解斜視図、
第３図は従来例の分解斜視図である．
の平面図および断面図、第２図は同装置の分解斜視図、
第３図は従来例の分解斜視図である．
Claims (3)
- （１）ディジタル信号処理回路およびアナログ信号処理
回路を実装する多層プリント基板の表面を部品実装面と
し、裏面を回路のアースパターン面とし、上記処理回路
の内、ディジタル信号処理回路は上記多層プリント基板
の中心部に配置し、上記アナログ信号処理回路は上記多
層プリント基板の周囲に上記ディジタル信号処理回路を
とり囲むように配置し、上記多層プリント基板の裏面ア
ースパターンを上記ディジタル信号処理回路とアナログ
信号処理回路で電気的に分割し、上記多層プリント基板
の表面のアナログ信号処理回路のアースパターンはディ
ジタル信号処理回路の全周囲を囲んで配置し、上記多層
プリント基板表面のアナログ信号処理回路のアースパタ
ーン裏面のアナログ信号処理回路のアースパターンを接
続手段を用いてディジタル信号処理回路をとり囲む様に
接続することを特徴とする駆動回路装置。 - （２）ディジタル信号処理回路の入力端子又は出力端子
又は電源端子等の端子に第１のフィルタ、第２のフィル
タのそれぞれ一端を接続し、上記第１のフィルタの他端
は上記多層プリント基板の表面のアナログ信号処理回路
のアースパターンに接続し、上記第２のフィルタの他端
は多層プリント基板の周辺に実装されてなるアナログ信
号処理回路の入力端子又は出力端子に接続することを特
徴とする請求項１記載の駆動回路装置。 - （３）ディジタル信号処理回路を包み込む様に、多層プ
リント基板の表面に金属板又はそれに類する導体膜を設
け、この金属板また導体膜をアナログアースパターンと
接続するとともに、多層プリント基板の裏面に金属板又
はそれに類する導体膜を設けることを特徴とする請求項
１記載の駆動回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243835A JP2822482B2 (ja) | 1989-09-20 | 1989-09-20 | 駆動回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243835A JP2822482B2 (ja) | 1989-09-20 | 1989-09-20 | 駆動回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03106097A true JPH03106097A (ja) | 1991-05-02 |
| JP2822482B2 JP2822482B2 (ja) | 1998-11-11 |
Family
ID=17109652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243835A Expired - Fee Related JP2822482B2 (ja) | 1989-09-20 | 1989-09-20 | 駆動回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822482B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2734119A1 (fr) * | 1995-05-09 | 1996-11-15 | Bosch Gmbh Robert | Appareil de commande notamment pour commander les fonctions d'un vehicule automobile |
| US5761051A (en) * | 1994-12-29 | 1998-06-02 | Compaq Computer Corporation | Multi-layer circuit board having a supply bus and discrete voltage supply planes |
| JPH11261245A (ja) * | 1998-03-10 | 1999-09-24 | Murata Mfg Co Ltd | 薄型多層基板 |
| JP2009020528A (ja) * | 2008-08-27 | 2009-01-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7843703B2 (en) | 2008-06-02 | 2010-11-30 | Kabushiki Kaisha Toshiba | Multilayer printed circuit board |
| WO2014087792A1 (ja) * | 2012-12-07 | 2014-06-12 | 株式会社村田製作所 | 高周波モジュール |
| CN104041204A (zh) * | 2012-02-03 | 2014-09-10 | 皇家飞利浦有限公司 | 照明驱动器和具有配置用于直接连接至电路接地的内部电磁屏蔽层的壳体 |
| JP2017187379A (ja) * | 2016-04-05 | 2017-10-12 | 株式会社ユーシン | 多層基板回路モジュール、無線通信装置およびレーダ装置 |
-
1989
- 1989-09-20 JP JP1243835A patent/JP2822482B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761051A (en) * | 1994-12-29 | 1998-06-02 | Compaq Computer Corporation | Multi-layer circuit board having a supply bus and discrete voltage supply planes |
| US5764491A (en) * | 1994-12-29 | 1998-06-09 | Compaq Computer Corporation | Power distribution system for a multi-layer circuit board having a component layer, a ground layer, and an insulation layer |
| FR2734119A1 (fr) * | 1995-05-09 | 1996-11-15 | Bosch Gmbh Robert | Appareil de commande notamment pour commander les fonctions d'un vehicule automobile |
| JPH11261245A (ja) * | 1998-03-10 | 1999-09-24 | Murata Mfg Co Ltd | 薄型多層基板 |
| US7843703B2 (en) | 2008-06-02 | 2010-11-30 | Kabushiki Kaisha Toshiba | Multilayer printed circuit board |
| JP2009020528A (ja) * | 2008-08-27 | 2009-01-29 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN104041204A (zh) * | 2012-02-03 | 2014-09-10 | 皇家飞利浦有限公司 | 照明驱动器和具有配置用于直接连接至电路接地的内部电磁屏蔽层的壳体 |
| CN104041204B (zh) * | 2012-02-03 | 2017-09-08 | 飞利浦照明控股有限公司 | 照明驱动器和具有配置用于直接连接至电路接地的内部电磁屏蔽层的壳体 |
| WO2014087792A1 (ja) * | 2012-12-07 | 2014-06-12 | 株式会社村田製作所 | 高周波モジュール |
| JP5610111B1 (ja) * | 2012-12-07 | 2014-10-22 | 株式会社村田製作所 | 高周波モジュール |
| US9437559B2 (en) | 2012-12-07 | 2016-09-06 | Murata Manufacturing Co., Ltd. | High-frequency module |
| JP2017187379A (ja) * | 2016-04-05 | 2017-10-12 | 株式会社ユーシン | 多層基板回路モジュール、無線通信装置およびレーダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822482B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07500952A (ja) | チューナなど用のプリント回路基板シールド・アセンブリ | |
| JP2614260B2 (ja) | 液晶表示装置 | |
| JPH03106097A (ja) | 駆動回路装置 | |
| JP3135877B2 (ja) | Ｕｐ／Ｄｏｗｎチューナ | |
| JPH04287397A (ja) | 表示素子の外部リード接続基板実装構造 | |
| US6737945B2 (en) | Digital broadcast receiving tuner suitable for miniaturization by placing tuner units on oppos surfaces on a board | |
| JP2003188571A (ja) | プリント基板シールド装置 | |
| JP2504456B2 (ja) | 回路基板装置 | |
| JP3301121B2 (ja) | カード型高周波機器 | |
| JP2785502B2 (ja) | プリント基板 | |
| JP3254729B2 (ja) | カード型高周波機器 | |
| JP2853074B2 (ja) | 貫通コンデンサの取付け構造 | |
| JPH0110957Y2 (ja) | ||
| JP2000022379A (ja) | ディジタル通信機 | |
| JPH0480998A (ja) | シールド装置 | |
| JP3094608B2 (ja) | カード型電子チューナ | |
| JPH01125897A (ja) | 高周波回路のシールド装置 | |
| JPH0480999A (ja) | シールド装置 | |
| JPH0522164A (ja) | カード型電子チユーナ | |
| JPH039398Y2 (ja) | ||
| JPH06188756A (ja) | カード型高周波機器 | |
| JP2518395B2 (ja) | 液晶ディスプレイ基板 | |
| JPH05122090A (ja) | カード型電子チユーナ | |
| JP3254774B2 (ja) | カード型高周波機器 | |
| JPH06181444A (ja) | カード型高周波機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |