JPH02214960A - 入出力システム - Google Patents
入出力システムInfo
- Publication number
- JPH02214960A JPH02214960A JP1036836A JP3683689A JPH02214960A JP H02214960 A JPH02214960 A JP H02214960A JP 1036836 A JP1036836 A JP 1036836A JP 3683689 A JP3683689 A JP 3683689A JP H02214960 A JPH02214960 A JP H02214960A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- memory
- transfer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータシステムにおける周辺機器のデ
ータ入出力を行なう入出力システムに関するものである
。
ータ入出力を行なう入出力システムに関するものである
。
従来の技術
第５図は、この従来の入出力システムのブロック図を示
すものであり、５１はフロッピーディスク等の周辺機器
、６２は入出力対象となるターゲットバッファ、５３は
周辺機器とターゲットバッファとの間で物理アドレスを
対象としてデータ転送を行なうデータ転送手段、５４は
ターゲットバッファの物理アドレスを監視し、データ転
送手段３ ・＼−７ を制御するアドレス監視手段である。
すものであり、５１はフロッピーディスク等の周辺機器
、６２は入出力対象となるターゲットバッファ、５３は
周辺機器とターゲットバッファとの間で物理アドレスを
対象としてデータ転送を行なうデータ転送手段、５４は
ターゲットバッファの物理アドレスを監視し、データ転
送手段３ ・＼−７ を制御するアドレス監視手段である。
以上のように構成された従来の入出力システムにおいて
は、入出力要求が生じた場合、アドレス監視手段５４が
ターゲットバッファ６２の物理アドレスを監視し、ター
ゲットバッファ５２内で物理アドレスが連続する部分に
対する入出力となるように、入出力要求をいくつかの部
分要求に分割する。次に、データ転送手段５３は、アド
レス監視手段５４が分割した部分要求に従って、周辺機
器６１とターゲットバッファ５２との間でデータ転送を
行なう。
は、入出力要求が生じた場合、アドレス監視手段５４が
ターゲットバッファ６２の物理アドレスを監視し、ター
ゲットバッファ５２内で物理アドレスが連続する部分に
対する入出力となるように、入出力要求をいくつかの部
分要求に分割する。次に、データ転送手段５３は、アド
レス監視手段５４が分割した部分要求に従って、周辺機
器６１とターゲットバッファ５２との間でデータ転送を
行なう。
発明が解決しようとする課題
しかしながら上記のよう々構成では、一つの入出力要求
がターゲットバッファの物理アドレス上の連続性（以下
、物理的連続性）に依存して、いくつかの部分要求に分
割されるため、フロッピーディスク等の周辺機器では、
部分要求処理と次の部分要求処理との間で回転待ちが発
生し、全体的な入出力速度が低下するという問題点を有
していた。
がターゲットバッファの物理アドレス上の連続性（以下
、物理的連続性）に依存して、いくつかの部分要求に分
割されるため、フロッピーディスク等の周辺機器では、
部分要求処理と次の部分要求処理との間で回転待ちが発
生し、全体的な入出力速度が低下するという問題点を有
していた。
本発明はかかる点に鑑み、ターゲットバッファの物理的
連続性がどのような状態であっても、入出力速度が低下
しない入出力システムを提供することを目的とする。
連続性がどのような状態であっても、入出力速度が低下
しない入出力システムを提供することを目的とする。
課題を解決するだめの手段
本発明は、物理アドレス上で連続である中間バッファと
、入出力機器に応じてデータ転送の単位とタイミングと
に関して、中間バッファ及びタゲノトバッファに対する
データ転送を制御するデータ転送制御手段を備えたこと
を特徴とする大黒カシステムである。
、入出力機器に応じてデータ転送の単位とタイミングと
に関して、中間バッファ及びタゲノトバッファに対する
データ転送を制御するデータ転送制御手段を備えたこと
を特徴とする大黒カシステムである。
作 用
本発明は前記した構成により、入出力要求が発生すると
、データ転送制御手段は、入出力機器の特性に応じたサ
イズのデータを物理的連続である中間バッファに転送す
るように制御を行なう。次に、中間バッファとターゲッ
トバッファとの間でデータ転送を行なわせる。このよう
にすることによって、フロッピーディスク等の周辺機器
において、回転待ち等が発生することがないので、全体
５ページ 的な入出力速度低下を防ぐことができる。
、データ転送制御手段は、入出力機器の特性に応じたサ
イズのデータを物理的連続である中間バッファに転送す
るように制御を行なう。次に、中間バッファとターゲッ
トバッファとの間でデータ転送を行なわせる。このよう
にすることによって、フロッピーディスク等の周辺機器
において、回転待ち等が発生することがないので、全体
５ページ 的な入出力速度低下を防ぐことができる。
実施例
第１図は本発明の第１の実施例における入出力システム
のブロック図、第２図は入出力手順を示すフローチャー
トである。
のブロック図、第２図は入出力手順を示すフローチャー
トである。
第１図において、１１はフロッピーディスク等のディス
ク装置、１２は物理的連続な中間バッファ、１３はＤＭ
Ａコントローラ（以下、ＤＭＡＣ）を用いて周辺機器と
中間バッファとの間でデータ転送を行なうメモリ機器間
データ転送手段、１４は最終的なデータ転送対象である
ターゲットバッファ、１５はＣＰＵを用いて中間バッフ
ァ１２とターゲットバッファ１４との間でデータ転送を
行なうメモリ間データ転送手段、１６はディスク装置の
シリンダ単位でのデータ転送に同期して、メモリ機器間
転送手段とメモリ間転送手段とを制御するデータ転送制
御手段である。
ク装置、１２は物理的連続な中間バッファ、１３はＤＭ
Ａコントローラ（以下、ＤＭＡＣ）を用いて周辺機器と
中間バッファとの間でデータ転送を行なうメモリ機器間
データ転送手段、１４は最終的なデータ転送対象である
ターゲットバッファ、１５はＣＰＵを用いて中間バッフ
ァ１２とターゲットバッファ１４との間でデータ転送を
行なうメモリ間データ転送手段、１６はディスク装置の
シリンダ単位でのデータ転送に同期して、メモリ機器間
転送手段とメモリ間転送手段とを制御するデータ転送制
御手段である。
以上のように構成された本実施例の入出力システムにつ
いて、以下その動作を説明する。
いて、以下その動作を説明する。
ディスク装置１１に対するデータ読み取り要求６１、−
７ が発行された場合を考える。入出力は、第２図のフロー
チャートに沿って、次のように行なわれる。
７ が発行された場合を考える。入出力は、第２図のフロー
チャートに沿って、次のように行なわれる。
データ転送制御手段１６は入出力要求をシリンダに対す
る要求に分割する。次に、データ転送制御手段１６は分
割した要求に応じて、メモリ機器間データ転送手段１３
に、ディスク装置１１から中間バッファ１２に対してデ
ータ転送を行なわせる。一つのシリンダに対するデータ
転送が完了すると、ディスク装置１１が次のシリンダの
データを読み取る準備を行なう空き時間を利用して、デ
ータ転送制御手段１６は、メモリ間転送手段１５ニ、中
間バッファ１２からターゲットバッファ１４に対してデ
ータ転送を行なわせる。データ転送制御手段１６は、入
出力要求を満足する最後のシリンダのデータを読み取る
まで、このサイクルを繰り返す。
る要求に分割する。次に、データ転送制御手段１６は分
割した要求に応じて、メモリ機器間データ転送手段１３
に、ディスク装置１１から中間バッファ１２に対してデ
ータ転送を行なわせる。一つのシリンダに対するデータ
転送が完了すると、ディスク装置１１が次のシリンダの
データを読み取る準備を行なう空き時間を利用して、デ
ータ転送制御手段１６は、メモリ間転送手段１５ニ、中
間バッファ１２からターゲットバッファ１４に対してデ
ータ転送を行なわせる。データ転送制御手段１６は、入
出力要求を満足する最後のシリンダのデータを読み取る
まで、このサイクルを繰り返す。
以上のように本実施例によれば、中間バッファとして一
つのシリンダ分のバッファを用意するだけで、効率的な
入出力を行なうことができる。
つのシリンダ分のバッファを用意するだけで、効率的な
入出力を行なうことができる。
第３図は本発明の第２の実施例における入出力７ベーノ
システムのブロック図を示すもの、第４図はタゲットバ
ソファの物理的連続性と入出力要求の分割との関係を示
す図である。第３図において、３１はフロッピーディス
ク等のディスク装置、３２は物理的連続な中間バッファ
、３３はＤＭＡＣを用いて周辺機器と中間バッファとの
間でデータ転送を行なうメモリ機器間データ転送手段、
３４は最終的なデータ転送対象であるターゲットバッフ
ァ、３５はＤＭＡＣを用いて中間バッフ７３２とターゲ
ットバッファ３４との間でデータ転送を行なうメモリ間
データ転送手段、３６はディスク装置のシリンダ単位で
のデータ転送に同期して、メモリ機器間転送手段３３と
メモリ間転送手段３５との同期をとるデータ伝送制御手
段、３７はターゲットバッファの物理アドレスを監視し
メモリ間転送手段３６を制御するアドレス監視手段であ
る。
ソファの物理的連続性と入出力要求の分割との関係を示
す図である。第３図において、３１はフロッピーディス
ク等のディスク装置、３２は物理的連続な中間バッファ
、３３はＤＭＡＣを用いて周辺機器と中間バッファとの
間でデータ転送を行なうメモリ機器間データ転送手段、
３４は最終的なデータ転送対象であるターゲットバッフ
ァ、３５はＤＭＡＣを用いて中間バッフ７３２とターゲ
ットバッファ３４との間でデータ転送を行なうメモリ間
データ転送手段、３６はディスク装置のシリンダ単位で
のデータ転送に同期して、メモリ機器間転送手段３３と
メモリ間転送手段３５との同期をとるデータ伝送制御手
段、３７はターゲットバッファの物理アドレスを監視し
メモリ間転送手段３６を制御するアドレス監視手段であ
る。
以上のように構成された第２の実施例の入出力システム
について、以下その動作を説明する。
について、以下その動作を説明する。
デイ１スク装置３１に対するデータ読み取シ要求が発行
された場合を考える。データ転送制御手段３６は入出力
要求をシリンダに対する要求に分割する。次に、データ
転送制御手段３６は分割した要求に応じて、メモリ機器
間転送手段３３にディスク装置３１から中間バッファ３
２にデータ転送を行なわせる。一つのシリンダに対する
データ転送が完了すると、ディスク装置３１が次のシリ
ンダのデータを読み取る準備を行なう空き時間を利用し
て、データ転送制御手段３６は、メモリ間転送手段３５
に中間バッファ３２からターゲットバッファ３４へのデ
ータ転送を行なわせる。この時、メモリ間転送手段３５
は、アドレス監視手段３７にターゲットバッファの物理
アドレスに関して問い合わせ、ターゲットバッファ３４
内で物理アドレスが連続する部分に対する入出力となる
ように、入出力要求をいくつかの部分要求に分割する（
第４図（ａ）から（ｂ）のように分割する）。その後、
分割された複数の入出力を行ない、シリンダ内のデータ
転送を完了する。そして入出力要求を満足する最後のシ
リンダのデータを読み取るまで、このサイクルを繰り返
す。
された場合を考える。データ転送制御手段３６は入出力
要求をシリンダに対する要求に分割する。次に、データ
転送制御手段３６は分割した要求に応じて、メモリ機器
間転送手段３３にディスク装置３１から中間バッファ３
２にデータ転送を行なわせる。一つのシリンダに対する
データ転送が完了すると、ディスク装置３１が次のシリ
ンダのデータを読み取る準備を行なう空き時間を利用し
て、データ転送制御手段３６は、メモリ間転送手段３５
に中間バッファ３２からターゲットバッファ３４へのデ
ータ転送を行なわせる。この時、メモリ間転送手段３５
は、アドレス監視手段３７にターゲットバッファの物理
アドレスに関して問い合わせ、ターゲットバッファ３４
内で物理アドレスが連続する部分に対する入出力となる
ように、入出力要求をいくつかの部分要求に分割する（
第４図（ａ）から（ｂ）のように分割する）。その後、
分割された複数の入出力を行ない、シリンダ内のデータ
転送を完了する。そして入出力要求を満足する最後のシ
リンダのデータを読み取るまで、このサイクルを繰り返
す。
９ ベー／
以上のように、本実施例によれば、ＤＭＡＣを用いて中
間バッファとターゲットバッファとの間でデータ転送を
行なうことにより、ＣＰＵ使用時間を節約したデータ転
送を行なうことができる。
間バッファとターゲットバッファとの間でデータ転送を
行なうことにより、ＣＰＵ使用時間を節約したデータ転
送を行なうことができる。
発明の詳細
な説明したように、本発明によれば、ターゲットバッフ
ァの物理的な状況に起因する入出力速度低下を防止する
ことができ、その実用的効果は大きい。
ァの物理的な状況に起因する入出力速度低下を防止する
ことができ、その実用的効果は大きい。
第１図は本発明における一実施例の入出力システムのブ
ロック図、第２図は同実施例の入出力手順を示すフロー
チャート、第３図は本発明の他の実施例の入出力システ
ムのブロック図、第４図は同実施例のターゲットバッフ
ァの物理的連続性と入出力要求の分割との関係を示す図
、第５図は従来の入出力システムのブロック図である。 １１・・・・・ディスク装置、１２・・・・中間バッフ
ァ、１３・・・・・・メモリ機器間データ転送手段、１
４ターゲツトバツフア、１５ ・・・メモリ間データ転
１０ ・＼−ノ 送手段、１６・・・・・データ転送制御手段、３１・・
用ディスク装置、３２ ・・・・中間バッファ、３３
・・・メモリ機器間データ転送手段、３４ ・・ターゲ
ットバッファ、３５−・・・・メモリ間データ転送手段
、３６・・・・・データ転送制御手段、３７・・・・ア
ドレス監視手段、５１・・・・・周辺機器、５２・・・
・・ターゲットバッファ、５３ ・・・・データ転送手
段、６４・・アドレス監視手段。
ロック図、第２図は同実施例の入出力手順を示すフロー
チャート、第３図は本発明の他の実施例の入出力システ
ムのブロック図、第４図は同実施例のターゲットバッフ
ァの物理的連続性と入出力要求の分割との関係を示す図
、第５図は従来の入出力システムのブロック図である。 １１・・・・・ディスク装置、１２・・・・中間バッフ
ァ、１３・・・・・・メモリ機器間データ転送手段、１
４ターゲツトバツフア、１５ ・・・メモリ間データ転
１０ ・＼−ノ 送手段、１６・・・・・データ転送制御手段、３１・・
用ディスク装置、３２ ・・・・中間バッファ、３３
・・・メモリ機器間データ転送手段、３４ ・・ターゲ
ットバッファ、３５−・・・・メモリ間データ転送手段
、３６・・・・・データ転送制御手段、３７・・・・ア
ドレス監視手段、５１・・・・・周辺機器、５２・・・
・・ターゲットバッファ、５３ ・・・・データ転送手
段、６４・・アドレス監視手段。
Claims (4)
- （１）物理アドレス上で連続である中間バッファと、入
出力機器と前記中間バッファとの間で物理アドレスを対
象としてデータ転送を行なうメモリ機器間転送手段と、
最終的なデータ転送対象であるターゲットバッファと前
記中間バッファとの間でデータ転送を行なうメモリ間転
送手段と、入出力機器に応じてデータ転送の単位とタイ
ミングとに関して、メモリ機器間転送手段とメモリ間転
送手段との制御を行なうデータ転送制御手段を備えたこ
とを特徴とする入出力システム。 - （２）特許請求の範囲第１項記載のメモリ間転送手段が
ＣＰＵを用いてデータ転送を行なうことを特徴とする入
出力システム。 - （３）特許請求の範囲第１項記載のメモリ間転送手段が
ＤＭＡコントローラを用いてデータ転送を行ない、さら
に、ターゲットバッファの物理アドレスを監視しメモリ
間転送手段を制御するアドレス監視手段を備えたことを
特徴とする入出力システム。 - （４）特許請求の範囲第１項記載のデータ転送制御手段
が、ディスク装置のシリンダ単位でのデータ転送と同期
して、データ転送制御を行なうことを特徴とする入出力
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036836A JPH02214960A (ja) | 1989-02-15 | 1989-02-15 | 入出力システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036836A JPH02214960A (ja) | 1989-02-15 | 1989-02-15 | 入出力システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214960A true JPH02214960A (ja) | 1990-08-27 |
Family
ID=12480832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1036836A Pending JPH02214960A (ja) | 1989-02-15 | 1989-02-15 | 入出力システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02214960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8042111B2 (en) | 2007-04-05 | 2011-10-18 | Kyocera Mita Corporation | Information processing system and computer readable recording medium storing an information processing program |
-
1989
- 1989-02-15 JP JP1036836A patent/JPH02214960A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8042111B2 (en) | 2007-04-05 | 2011-10-18 | Kyocera Mita Corporation | Information processing system and computer readable recording medium storing an information processing program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| JPH02214960A (ja) | 入出力システム | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPH03137756A (ja) | 情報処理装置 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPH04264652A (ja) | Ｄｍａ制御方式 | |
| JPH07219887A (ja) | Ｄｍａ転送制御装置 | |
| JPH04346123A (ja) | データ転送装置 | |
| JPH01142962A (ja) | データ転送制御方式 | |
| JPH0426744B2 (ja) | ||
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH0773136A (ja) | コンピュータシステムの動作方法 | |
| JPS62128341A (ja) | ２ポ−トメモリへのアクセス制御方式 | |
| JPS60151894A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JPS63231668A (ja) | 割込みキユ−制御方式 | |
| JPH06161947A (ja) | コンピュータシステム | |
| JP2002222161A (ja) | 半導体装置、及びデータ転送方法 | |
| JPH03278262A (ja) | 情報処理装置 | |
| JPH04346150A (ja) | データ転送処理システム | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH08101812A (ja) | バスインタフェース装置 | |
| JPS5931737B2 (ja) | 多重制御デ−タ処理システム |