JPS62160560A

JPS62160560A - バス制御方式

Info

Publication number: JPS62160560A
Application number: JP154386A
Authority: JP
Inventors: Shunichiro Nakamura; 俊一郎中村; Yoji Yamashita; 陽司山下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-01-08
Filing date: 1986-01-08
Publication date: 1987-07-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、データ処理装置等の計算機の内部でデータ
転送用に使われるバスの制御方式に関するものである。

〔従来の技術〕

第３図に従来のバス制御方式を用いたデータ処理装置の
一例を示す。図において（１）はデータ転送用のバス、
（２）、　　（３）は上記バス（１）を介してデータが
入出力される、例えばＣＰＵや入出力インタフェース等
のユニット０及びユニット１、（４）はＲＡＭより構成
されるメモリユニットである。（５）はバス（１）の使
用を要求するユニットＯ（２）のリクエスト信号、（６
）はバス（１）の使用を許可するユニット０　（２）に
対するイネーブル信号、（７）はユニット１　（３）の
リクエスト信号、（８）はユニ・ノド１　（３）に対す
るイネーブル信号、（９）はメモリユニット（４）に対
するイネーブル信号である。（１０）は上記各信号によ
って上記各ユニット　（２）。

（３）、　　（４）のバス（１）の使用を制御するバス
制御装置である。

第４図は第３図に示した従来のハス制御方式の動作を示
すタイムチャートであり、以下、第４図に沿って従来方
式の動作について説明する。

まず、ユニットＯ（２）がメモリユニ、ト（４）からデ
ータを読出す必要が生じると、クロックｎでユニット０
（２）がリクエスト信号（５）をセットする。バス制御
装置（１０）は同じクロックｎでこれを受付はクロック
ｎ＋ｌでイネーブル信号（６）をセットする。これによ
りユニット０（２）はメモリアドレスをバス（１）上に
出力し、メモリユニット（１０）に転送する。又、ユニ
ット０　　（２）は次のクロックｎ＋２でリクエスト信
号（５）をリセットする。そして、クロックｎ＋３でバ
ス制御装置（１０）はメモリユニット（４）に対しイネ
ーブル信号（９）をセットする。これによりメモリユニ
ット（４）から読出されたデータがバス（１）上に出力
され、ユニットＯ（２）に転送される。以上でユニット
０（２）のメモリ読出しは終了する。なお、この間のク
ロックｎ＋１からクロックｎ＋３の間、バス制御装置（
１０）の内部でバスビジー状態がセットされ、他のユニ
ットがバス（１）を使わないようにする。ちなみに、ク
ロックｎ＋３でユニッｌ−１（３）がリクエスト信号（
７）をセットしてるが、このクロックではバスビジー状
態であるためこのリクエストは受付けられない。しかし
、クロックｎ＋４でバスビジー状態がリセットされるた
め、このクロックでユニット１　（３）のリクエストは
受付けられ、クロックｎ＋５でユニットｌ　（３）に対
しイネーブル信号（８）がセットされる。これによりユ
ニット１　（３）はメモリアドレスをハス（１）上に出
力し、メモリユニット（４）に転送する。又、ユニット
１　（３）は次のクロックｎ＋５でリクエスト信号（７
）をリセットする。そして、クロックｎ＋７でイネーブ
ル信号（９）がメモリユニット（４）に対してセットさ
れ、メモリユニット（４）から続出されたデータがバス
１上に出力されユニット１　（３）に送られる。同様に
、この間のクロ・７りｎ＋５からｎ＋７までバスビジー
状態がセットされる。

以上従来技術について説明したが、このようにバスビジ
ー状態に基づきバスの使用を制御することはあるユニッ
トがバス上でデータ転送を行っている時に、同時に別の
ユニットがバスを使わないようにするために必須なこと
がらである。

〔発明が解決しようとする問題点〕

ところで、最近の計算機では、その性能の向上にともな
ってＴＳＳ　（タイムシェアリングシステム）という形
態で複数のユーザーが端末から時分割で計算機を使うこ
とが多い。１つの計算機を多くの人が時分割で使用する
訳で、計算機の処理負荷が重くなる程、すなわち多くの
人が使用する程端末に対する応答時間は遅くなる。一方
、処理負荷が軽い時、すなわち計算機を使う人が少い時
は応答時間は非常に速くなる。例えば、仕事で多くの人
が端末を使用する昼間は応答時間が遅いが、仕事が終っ
て使用する人がほとんどいない夜になると応答時間はも
のすごく速くなるということになる。これは、端末の使
用数により第３図に示し　・た各ユニットのバスリクエ
ストの頻度が変化するのにともないバスの使用率、すな
わちビジー率が変化することによるものである。

しかしながら、計算機使用者にとっては、このように応
答時間に大きな落差が生じるのはあまり使い勝手が良い
ものではなかった。すなわち、昼間遅いのは計算機の性
能上の問題でやむを得ないが、夜になって極端に速くな
るのは計算機の性能等では解決しえない問題点となって
いた。

この発明は上記のような問題点を解消するためになされ
たもので、計算機の処理負荷が軽い時には適度に計算機
の性能を落とすことができるようにして、応答時間の落
差を減少することができるバス制御方式を提供すること
を目的とするものである。

〔問題点を解決するための手段〕この発明に係るバス制御方式は、バス使用時にバスビジ
ー状態を所定期間セットするバス制御装置に、バスビジ
ー状態のセット期間を上記所定期間以上に設定する設定
手段を設け、単位時間当りのバスの使用率が一定値以下
の時、上記設定手段を働かせるようにしたものである。

〔作用〕

この発明においては、例えば、深夜、休日等の計算機負
荷が非常に軽い時間帯でバスの使用率が一定値以下にな
ると、設定手段がセットされ、これにより通常より長く
バスビジー状態がセットされるようになり、そのため計
算機の性能が落ちて、端末使用者に対する応答時間を本
来よりも遅くすることができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は実施例の構成を示すブロック図であり、第３図
に示した従来例と同−又は相当部分には同一符号を用い
、その説明は省略する。図中、１１が本願によりバス制
御装置（１０）に設けられた設定手段に相当する遅延モ
ードラッチであり、本実施例では機械語プログラムがダ
イアグノース命令によりこのう・ノチをセット／リセッ
トできるようになっている。Ｏ３（オペレーティングシ
ステム）のプログラムはＩｄｌｅのｗａｔｔに入った時
刻、割り込みによりこれが解除された時刻を計測するこ
とにより計算機のビジー率、すなわちバスのビジー率を
計算する。単位時間９例えば１分間の平均ビジー率が一
定値１例えば５％以下という状態が検出されるとＯ８の
プログラムはダイアグノース命令によりこの遅延モード
ラッチ（１１）をセットする。一方、このラッチがセッ
トさ゛れている状態で１分間の平均ビジー率が５％以上
になると、同様にＯ８はダイアグノース命令によりこの
遅延モードラッチ（１１）をリセットする。この遅延モ
ードラッチ（１１）がリセットされている時には、バス
（１）は第３図の従来装置と同様。

即ち第４図に示すタイムチャートのごとく動作する。

第２図は、本実施例において、上記遅延モードラッチ（
１１）がセットされている場合の動作を示したタイムチ
ャートであり、以下この図に沿って本実施例の動作につ
いて説明する。

ユニットＯ（２）がクロックｎでリクエスト信号（５）
をセットし、クロックｎ＋ｌでイネーブル信号（６）が
セットされてバス（１）上にメモリアドレスが出力され
、クロックｎ＋３でイネーブル信号（９）がセットされ
てメモリ読出しデータがバス（１）上に出力されるのは
第４図の場合と同様である。異なるのは、第４図の場合
バスビジー状態がクロックｎ＋１からｎ＋３までセット
されたのに対し、ここではクロックｎ＋ｌからクロ、り
ｎ＋７まで、即ち４クロック多くセットされることであ
る。このためユニット１　（３）がクロックｆｉ＋３で
リクエスト信号（７）を上げてもクロックｎ＋８まで受
付けられない。クロックｎ＋８でこのリクエストは受付
けられ、クロックｎ＋９でイネーブル信号（８）がセッ
トされ、ユニット１　（３）からメモリアドレスがバス
ｌ上に出力される。そして、クロックｎ＋１１でメモリ
ユニ７）（４）からメモリ読出しデータがバス（１）上
に出力されユニット１　（３）に送られる。この場合も
同様に、バスビジー状態はクロックｎ＋９からクロック
ｎ＋１５までと、通常よりも４クロック長くセットされ
る。遅延モードラッチ（１１）がセットされていない場
合（第４図）では、ユニット１　（３）はクロックｎ＋
３でリクエスト信号（７）を七″ットして、クロックｆ
ｉ＋７でメモリ読出しデータを受付るのであるが、遅延
モードラッチ（１１）がセットされた場合（第２図）で
は、ユニット１　（３）は同様にクロックＨ＋３でリク
エスト信号（７）をセットしても、クロックｎ＋１１で
データを受取ることになる。即ち、遅延モードラッチ（
１１）がセットされると、各ユニットがバス（１）上の
データ転送に時間を余分に使うようになり、そのため計
算機の性能が落ちることになる。これにより各端末の応
答時間も遅くなることになる。

なお、上記実施例では、機械語プログラムで動＜Ｏ３（
オペレーティングシステム）が計算機のＩｄｌｅ状態を
検出して遅延モードラッチをセット／リセットするよう
になっているが、このかわりにサービスプロセッサ等の
マイクロプログラムが同様に計算機の１ｄｌｅ状態を検
出して、遅延モードラッチをセット／リセットするよう
にしてもよい。

又、遅延モードラッチを例えば４ビット設け、これらの
値が“ｏ　ｏ　ｏ　ｏ”　の時は通常の動作、“０００
１“の時はバスビジー状態を通常より１クロック延ばし
、”ＯＯ１０″の時は同様に２クロック延ばし、・・・
・・・、“１１１１’　の時は同様に１５クロック延ば
す、というようにしてもよい。

〔発明の効果）以上のように、この発明によるバス制御方式によれば、
バス使用時にバスビジー状態を所定期間セットするバス
制御装置に、バスビジー状態のセット期間を上記所定期
間以上に設定する設定手段を設け、単位時間当りのバス
の使用率が一定値以下の時、上記設定手段を働かせるよ
うにしたので、計算機の処理負荷が軽いときにバス性能
、ひいては計算機性能を落とすことができるようになり
、これにより計算機の処理負荷の変化により生じる端末
に対する応答時間の落差を減少することができるという
効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例のバスの動作を示すタイムチャート、
第３図は従来のバス制御方式を示すブロック図、第４図
は従来のバス制御方式の動作を示すタイムチャートであ
る。（１）・・・・・・バス、（２，）・・・・・・ユニノ
）０．（３）・・・・・・ユニットＬ　　（４）・・・
・・・メモリユニット、（５）、　　（７）・・・・・
・リクエスト信号、（６）。（８）、　　（９）・・・・・・イネーブル信号、（１
０）・・・・・・バス制御装置、（１１）・・・・・・
遅延モードラ・７チ（設定手段）。なお、図中間−又は相当部分には同一符号を用いている
。

Claims

【特許請求の範囲】

データが入出力される複数のユニット間を共通のデータ
転送用バスで接続するとともに、上記バスの未使用時に
いずれかのユニットからのバス使用要求があると当該ユ
ニットにバス使用許可を与えてバスビジー状態を所定期
間セットし、その間に他のユニットからのバス使用要求
があってもこれを受付けないように制御するバス制御装
置を備えた計算機において、上記バス制御装置にバスビ
ジー状態のセット期間を上記所定期間以上に設定する設
定手段を設け、単位時間当りのバスの使用率が一定値以
下の時、上記設定手段を動かせるようにしたことを特徴
とするバス制御方式。