JPH03110687A - 半導体演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、２個の入力端子にそれぞれ供給される２個
の入力信号の差信号を取出す半導体演算回路に関するも
のであり、特に上記差信号の極性切換え機能をもった集
積化に適した半導体演算回路に関するものである。

〔従来の技術〕

第３図は従来の半導体演算回路の一例を示す。

同図で、第１入力端子（１）に供給された信号Ｖ＾はバ
ッファ増幅器（１１）を介してトランジスタ（Ｑ５）、
（Ｑ７）の各ベースに供給される。トランジスタ（Ｑ５
）のエミッタに現われる出力信号はトランジスタ（Ｑｌ
ｌ）及び抵抗（Ｒ７）を経て決算ＩＩｔ輻器（１０）の
正（＋）入力に供給され、一方、トランジスタ（Ｑ７）
のエミッタに現われる出力信号はトランジスタ（Ｑ９）
及び抵抗（Ｒ８）を経て演算増幅器（１０）の負（−）
入力に供給される。同様に第２入力端子（２）に供給さ
れた信号ＶＢはバッファ増幅器（１２）を介してトラン
ジスタ（Ｑ６）、　（Ｑ８）の各ベースに供給される。

トランジスタ（Ｑ６）のエミッタに現われる出力信号は
トランジスタ（ＱＩＯ）及び抵抗（Ｒ７）を経て演算増
幅器（１０）の正入力に供給され、トランジスタ（Ｑ８
）のエミッタに現われる出力信号はトランジスタ（Ｑｌ
２）及び抵抗（Ｒ８）を経て演算増幅器（１０）の負入
力に供給される。演算増幅器（１０）の出力端子（３）
には、後述する極性切換信号入力端子（４）に供給され
る極性切換信号による指示に従って２個の入力信号Ｖ＾
とｖｅの差（ＶＡ−Ｖａ）または（Ｖｅ　−ＶＡ）が発
生する。

（４）は上記出力差信号の極性切換信号が供給される入
力端子で、該入力端子（０に供給された極性切換信号は
スイッチングのトランジスタ（Ｑｌ）、（Ｑ２）の各ベ
ースに供給され、またトランジスタ（Ｑｌ３）を含むイ
ンバータ（９）を経てスイッチングトランジスタ（Ｑ３
）、（Ｑｌ）のベースに供給される。　（Ｉｆ）、（Ｒ
２）・・・（Ｒ６）はそれぞれ関連するトランジスタに
動作電流を供給する電流源である。

次に第３図の回路の動作を説明する。極性切換性、号入
力端子（４）に供給される極性切換信号がＨ（ハイレベ
ル）のときはスイッチング・トランジスタ（Ｑｌ）、（
Ｑ２）がオン、（Ｑ３）、（Ｑｌ）がオフとなり、トラ
ンジスタ（Ｑ５）、　（Ｑ８）が動作し、トランジスタ
（Ｑｌ）、（Ｑ６）は動作を停止する。また、これに捧
ってトランジスタ（Ｑ９）、（ＱＩＯ）はオフになる。

よって、第３図の回路は等価的に第４図に示すようにな
る。こ−で抵抗（Ｒ１）、（Ｒ２）、（Ｒ７）、　（Ｒ
８）の値がすべて等しければ、出力端子（３）に基準電
圧Ｖｒｅｆを基準として、２個の入力信号ＶＡとｖｅの
差信号（Ｖａ−Ｖｅ）が発生する。

第３図の回路の極性切換信号入力端子（４）に供給され
る信号がＬ（ロウレベル）のときは、上記と逆にスイッ
チング・トランジスタ（Ｑ３）、（Ｑｌ）がオン、（Ｑ
ｌ）、（Ｑ２）がオフで、トランジスタ（Ｑｌ）、（Ｑ
９）、（Ｑ６）、（ＱＩＯ）が動作し、出力端子（３）
に上記と逆極性の差信号（Ｖｅ−Ｖ＾）が発生する。

〔発明が解決しようとする課題〕

上記のような従来の半導体演算回路では、出力信号の極
性を切換えるために、スイッチング・トランジスタ（Ｑ
ｌ）乃至（Ｑｌ）で制御されるエミッタ・ホロワ接続さ
れたトランジスタ（Ｑ５）乃至（Ｑｌ２）を使用してい
る。このため、これらのエミッタ・ホロワ・トランジス
タのベース−エミッタ間電圧のばらつきにより入出力間
にオフセット電圧が生じるので精度が悪く、正確な差信
号を得ることができないという欠点があった。

この発明は、上記のような従来の回路の欠点を解消する
ことを目的としたもので、オフセット電圧の発生をなく
して２個の入力信号の正確な差電圧を得ることのできる
半導体演算回路を提供するものである。

〔課題を解決するための手段〕

この発明による半導体演算回路は、それぞれの入力端子
に供給された入力信号電圧を、各入力信号電圧の大きさ
に比例する大きさの電流に変換する１対の電圧−電流変
換器と、これらの電圧−電流変換器に各々第１のダイオ
ードを介して電流を供給する第１の電流源と、上記電圧
−電流変換器に各々第２のダイオードを介して電流を供
給する第２の電流源と、上記１対の電圧−電流変換器の
うちの第１の電圧−電流変換器の第１の出力と第２の電
圧−電流変換器の第２の出力とをそれぞれ演算増幅器の
正入力端子に結合する各第１の結合ダイオードと、上記
第１の電圧−電流変換器の第２の出力と上記第２の電圧
−電流変換器の第１の出力とをそれぞれ上記演算増幅器
の負入力端子に結合する各第２の結合ダイオードと、上
記演算増幅器の出力に結合されていて、上記入力信号電
圧の差を表わす差信号を発生する出力端子と、上記第１
および第２の電流源のうちのいずれか一方を選択的に動
作させて上記差信号の極性を切換える極性切換手段とか
らなっている。

〔作　　　用〕

上記の構造をもった半導体演算回路は、各入力に供給さ
れた入力信号電圧を一旦電流に変換してからダイオード
を介して演算増幅器の各入力に供給するようにしている
から、オフセット電圧の発生をなくすことができる。

〔実　施　例〕

次に第１図及び第２図を参照してこの発明の詳細な説明
する。なお、第１図の回路で第３図に示す従来の回路と
同等部分には同じ参照番号を付す、同図で、第１入力端
子（１）に供給された信号Ｖ＾は第１の電圧−電流変換
器（５）に供給され、第２入力端子（２）に供給された
信号ｖ８は第２の電圧−電流変換器（６）に供給される
。第１の電圧−電流変換器（５）はバッファ増幅器（１
１）と、該バッファ増幅器の出力が供給され、第１の出
力を発生するトランジスタ（Ｑ５１）及び第２の出力を
発生するトランジスタ（Ｑ５２）と、各トランジスタの
エミッタとアースとの間に接続された抵抗（Ｒ１１）及
び（Ｒ１２）とからなっている、同様に第２の電圧−電
流変換器（６）はバッファ増幅器（１２）と、トランジ
スタ（ＱＧＩ）及び（Ｑ６２）と、抵抗（Ｒ２１）及び
（Ｒ２２）とからなっている、第１の電圧−電流変換器
（５）のトランジスタ（Ｑ５１）のコレクタに発生する
第１の出力と、第２の電圧−電流変換器（６）のトラン
ジスタ（Ｑ６２）に発生する第２の出力はそれぞれ結合
ダイオード（Ｄ５）、　（０６）を経て演算増幅器（１
０）の正（＋）入力端子に供給される。一方、第１の電
圧−電流変換器（５）のトランジスタ（Ｑ５２）のコレ
クタに発生する第２の出力と、第２の電圧−電流変換器
（６）のトランジスタ（ＱＧ２）のコレクタに発生する
第１の出力はそれぞれ結合ダイオード（Ｄｌ）、（Ｄ８
）を経て演算増幅器（１０）の負（−）入力端子に供給
される。演算増幅器（１０）の出力端子（３）には後程
説明する極性切換信号入力端子（４）に供給される極性
切換信号に従って２個の入力信号の差（Ｖ＾−ＶＢ）ま
たは（Ｖｅ−Ｖ＾）が発生する。

（７）はトランジスタ（Ｑ７１）と（Ｑ７２）をカレン
トミラー接続してなる第１の電流源、（８）は同じくト
ランジスタ（Ｑ８１）、と（Ｑ８２）とをカレントミラ
ー接続してなる第２の電流源である。そして、極性切換
信号入力端子（０に供給される極性切換信号がＨのとき
はスイッチング・トランジスタ（Ｑ１４）がオンになっ
て第１の電流源（７）が動作するが、スイッチング・ト
ランジスタ（Ｑ１５）はインバータ（９）より供給され
る反転された信号によりオフになり、第２の電流源（８
）は動作を停止する０反対に極性切換信号がＬのときは
第２の電流源（８）が動作し、第１の電流源（７）は動
作を停止する。第１の電流源（７）はダイオード（Ｄ２
）、　（Ｄｌ）を経てトランジスタ（Ｑ５１）　、　（
ＱＧＩ）にそれぞれ電流を供給し、第２の電流源（８）
はダイオード（Ｄｌ）、（Ｄ３）を経てトランジスタ（
Ｑ５２）　、　（Ｑ６２）にそれぞれ電流を供給する。

次に第１図の回路の動作を説明する。極性切換信号入力
端子（０に供給される極性切換信号がＨのときはスイッ
チング・トランジスタ（Ｑ１４）がオンになって第１の
電流Ｉｔ　（？）のみが動作する。第１の電流源（７）
の電流はダイオード（Ｄ２）、　（Ｄｌ）を通ってトラ
ンジスタ（Ｑ５１）　、　（ＱＧＩ）に吸い込まれる。

このとき電流源（７）の出力掃き出し電流がトランジス
タ（Ｑ５１）　、　（ＱＧＩ）の吸い込み電流の和より
も大きくなるように設定されておれば、結合ダイオ−Ｆ
　（Ｄ５）、（Ｄ８）には全く電流は流れない、また、
このときスイッチング・トランジスタ（Ｑ１５）はオフ
であるから、第２の電流源（８）は電流を供給せず、従
ってダイオード（Ｏｌ）、（Ｄ３）には電流は流れない
、従って、第１図の回路は等価的に第２図に示すように
なる。

第２図において、抵抗（Ｒ１）、（Ｒ２）、　（Ｒ１２
）、（Ｒ２２）の値をすべて等しいとし、その値をｒと
すると、結合ダイオード（［１Ｇ）、　（［１７）を流
れる電流はそれぞれＶ［１／　ｒ　、　Ｖ＾／ｒとなり
、出力端子（３）には基準電圧Ｖｒｅｆを基準として２
個の入力信号の差信号（Ｖ＾−Ｖｅ）が発生する。この
場合、ダイオード（Ｄ６）、（ロア）の７ノードに流れ
込む電流とカソードから流れ出る電流は当然等しいので
、結合ダイオード（口６）、（Ｄｌ）を設けたことによ
るオフセット電圧の発生は全くない。

第１図の回路で、極性切換信号入力端子（０に供給され
る極性切換信号がＬのときは、上記と逆にスイッチング
・トランジスタ（Ｑ１５）がオン。

（Ｑ１４）　カオ７ニナｕ、ダ（オー　）’（ＤＩ）、
　（０３）ヲ経てトランジスタ（Ｑ５２）　、　（Ｑ６
２）にそれぞれ電流が吸い込まれる。そして、信号電流
はトランジスタ（Ｑ５１）のコレクタより結合ダイオー
ド（Ｄ５）を経て、またトランジスタ（Ｑ６１）より結
合ダイオード（Ｄ８）を経て演算増幅器（１０）側に流
れ、出力端子（３）に極性が逆の差信号（ＶＢ−Ｖ＾）
が発生する。

（１１Ｓ明ｆ＞鈎果） 以上のように、この発明によれば、入力信号電圧を一旦
電流に変換してから結合ダイオードを経て演算増幅器（
１０）の２９の入力に供給するようにしているので、信
号路中のオフセット電圧の発生を完全に無くすことがで
き、オフセット電圧の影響のない２個の入力信号の差信
号を、極性変換可能に高精度で発生させることができる
。

【図面の簡単な説明】

第１図はこの発明による半導体演算回路の一実施例の回
路図、第２図は第１図の半導体演算回路の動作を説明す
る等価回路図、第３図は従来の半導体演算回路の例を示
す回路図、第４図は第３図の半導体演算回路の動作を説
明する等価回路図である。 （１）　　（２）・・・入力端子、（３）・・・出力端
子、（４）　、　（９）・・・極性切換手段、（５）・
・・第１の電圧−電流変換器、（６）・・・第２の電圧
−電流変換器、（！０）・・・演算増幅器、　（Ｄ２）
、　（Ｄ４）・・・第１のダイオード、（ＤＩ）、　（
Ｄ３）・・・第２のダイオード。 （Ｄ５）、（Ｄ６）・・・第！の結合ダイオード、（Ｄ
７）、（Ｄ８）・・・第２の結合ダイオード。

Claims (1)

【特許請求の範囲】
1. （１）それぞれの入力端子に供給された入力信号電圧を
   、各入力信号電圧の大きさに比例する大きさの電流に変
   換する１対の電圧−電流変換器と、これらの電圧−電流
   変換器に各々第１のダイオードを介して電流を供給する
   第１の電流源と、上記電圧−電流変換器に各々第２のダ
   イオードを介して電流を供給する第２の電流源と、上記
   １対の電圧−電流変換器のうちの第１の電圧−電流変換
   器の第１の出力と第２の電圧−電流変換器の第２の出力
   とをそれぞれ演算増幅器の正入力端子に結合する各第１
   の結合ダイオードと、上記第１の電圧−電流変換器の第
   ２の出力と上記第２の電圧−電流変換器の第１の出力と
   をそれぞれ上記演算増幅器の負入力端子に結合する各第
   ２の結合ダイオードと、上記演算増幅器の出力に結合さ
   れていて、上記入力信号電圧の差を表わす差信号を発生
   する出力端子と、上記第１および第２の電流源のうちの
   いずれか一方を選択的に動作させて上記差信号の極性を
   切換える極性切換手段とからなる半導体演算回路。