JPH0486006A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0486006A JPH0486006A JP2199168A JP19916890A JPH0486006A JP H0486006 A JPH0486006 A JP H0486006A JP 2199168 A JP2199168 A JP 2199168A JP 19916890 A JP19916890 A JP 19916890A JP H0486006 A JPH0486006 A JP H0486006A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は演算増幅器を利用した増幅回路に関し。
特に高いＣＭＲを得ることのできるように改良されたＩ
Ｃ用増幅回路に関する。
Ｃ用増幅回路に関する。
（従来の技術）
演算増幅器を用いた簡易形の増幅回路の一例を第２図を
参照して説明する。
参照して説明する。
この増幅回路は、演算増幅器ＯＰ２の非反転入力端子１
反転入力端子にそれぞれ抵抗ｒＡＲＩＦ５を介して入力
端子ＴＡ、Ｔ、を接続し、出力端子と非反転入力端子と
の間には帰還抵抗器Ｒ９を接続して成る。この回路は、
２つの入力の差電圧を一定の増幅率で増幅する。
反転入力端子にそれぞれ抵抗ｒＡＲＩＦ５を介して入力
端子ＴＡ、Ｔ、を接続し、出力端子と非反転入力端子と
の間には帰還抵抗器Ｒ９を接続して成る。この回路は、
２つの入力の差電圧を一定の増幅率で増幅する。
（発明が解決しようとする課題）
このような演算増幅器を用いたＩＣ用増幅回路では１高
いＣＭＲ（同相電圧除去比）を得るためには、特に抵抗
器Ｒ８〜Ｒ４として相対精度の極めて高い抵抗器が必要
である。
いＣＭＲ（同相電圧除去比）を得るためには、特に抵抗
器Ｒ８〜Ｒ４として相対精度の極めて高い抵抗器が必要
である。
すなわち１第２図のような増幅回路では、入力端子ＴＡ
、ＴＢの電圧をそれぞれＶＩＳＡ ｒ ＶＩＮＢとし、
出力端子Ｔ ０ＬＩＴの電圧をＶ。ＵＴとすると。
、ＴＢの電圧をそれぞれＶＩＳＡ ｒ ＶＩＮＢとし、
出力端子Ｔ ０ＬＩＴの電圧をＶ。ＵＴとすると。
ｏｕｔ−
Ｖ 、ＮＡＩＲ４・（Ｒ１＋Ｒ２） ／ （Ｒ３＋Ｒ４
）・ＲｏＶ ＋５Ｂ−Ｒ２／ ＲＩ で表わされる。なお、Ｒ３−Ｒ４はそれぞれ抵抗器Ｒ１
〜Ｒ４の抵抗値を表わすものとする。
）・ＲｏＶ ＋５Ｂ−Ｒ２／ ＲＩ で表わされる。なお、Ｒ３−Ｒ４はそれぞれ抵抗器Ｒ１
〜Ｒ４の抵抗値を表わすものとする。
ここで、Ｒ，−Ｒ，、Ｒ２−Ｒ，の条件を考えると
Ｖｏｕｔ−（ＶＩＮＡ ＶＩＮＢ ） Ｒ２／Ｒ１と
なり。
なり。
Ｖ ＩＮＡ ” Ｖ ＩＮＢの時にはＶＯＩＪＴ”０と
なる。
なる。
しかしながら、−船釣なＩＣの製造段階では。
上記の条件を満足させるには不十分であり、相対精度を
高くするために特別な製造段階を経たものは非常に高価
になるという問題点があった。
高くするために特別な製造段階を経たものは非常に高価
になるという問題点があった。
それ故１本発明の課題は抵抗器の相対精度の影響を受け
ずに高いＣＭＲを得ることのできるＩＣ用増幅回路を提
供することにある。
ずに高いＣＭＲを得ることのできるＩＣ用増幅回路を提
供することにある。
（課題を解決するための手段）
本発明による増幅回路は、２つの入力の差電圧を電流信
号に変換する電圧−電流変換回路と、前記電流信号を電
圧信号に変換して出力する電流−電圧変換回路とを含み
、前記電圧−電流変換回路は、差動回路を構成する２つ
のトランジスタの間に接続された第１の抵抗器の両端に
おけるそれぞれの電圧変化を、前記第１の抵抗器の両端
にそれぞれ接続したカレントミラー回路により電流の変
化として取り出すものであり、前記電流−電圧変換回路
は、帰還抵抗器を接続した演算増幅器による負帰還型の
増幅回路から成ることを特徴とする。
号に変換する電圧−電流変換回路と、前記電流信号を電
圧信号に変換して出力する電流−電圧変換回路とを含み
、前記電圧−電流変換回路は、差動回路を構成する２つ
のトランジスタの間に接続された第１の抵抗器の両端に
おけるそれぞれの電圧変化を、前記第１の抵抗器の両端
にそれぞれ接続したカレントミラー回路により電流の変
化として取り出すものであり、前記電流−電圧変換回路
は、帰還抵抗器を接続した演算増幅器による負帰還型の
増幅回路から成ることを特徴とする。
（実施例）
第１図を参照して本発明の一実施例について説明する。
本回路は、バイアス用端子Ｖｂ＋を有するバイアス回路
１３．入力回路］４．第１の入力端子ＴＡを有する第１
の入力回路］１．第２の入力端子ＴＢを有する第２の入
力回路１２．第１．第２の入力端子ＴＡ、Ｔ、間の差電
圧を電流信号に変換するための電圧−電流変換回路１５
．前記電流信号を電圧信号に変換して出力端子Ｔ。、１
から出力する電流−電圧変換回路１６とを有する。
１３．入力回路］４．第１の入力端子ＴＡを有する第１
の入力回路］１．第２の入力端子ＴＢを有する第２の入
力回路１２．第１．第２の入力端子ＴＡ、Ｔ、間の差電
圧を電流信号に変換するための電圧−電流変換回路１５
．前記電流信号を電圧信号に変換して出力端子Ｔ。、１
から出力する電流−電圧変換回路１６とを有する。
第１、第２の入力回路１１．１２はそれぞれ。
ＰＮＰ入力用のトランジスタＱ５．Ｑ７と、ＮＰＮ入力
用のトランジスタＱｂ、Ｑｓとを有する。
用のトランジスタＱｂ、Ｑｓとを有する。
これらのトランジスタの動作状態は、入力切換用端子Ｔ
ｓの接続を換えることで切り換えられる。
ｓの接続を換えることで切り換えられる。
例えば第１の入力回路１１について言えば、入力切換用
端子Ｔ、をアースＧＮＤのラインに接続すると、入力切
換回路１４では第１のカレントミラー回路１４−１によ
りダイオードＤ、を通してトランジスタＱ６がオンとな
り、ＰＮＰ入力段による入力が可能となる。一方、入力
切換用端子Ｔ５を開放状態にすると、入力切換回路１４
では第２のカレントミラー回路１４−２によりダイオー
ドＤ、を通してトランジスタＱ、かオンとなり、ＮＰＮ
入力段による入力が可能となる。これは第２の入力回路
１２についても同様である。
端子Ｔ、をアースＧＮＤのラインに接続すると、入力切
換回路１４では第１のカレントミラー回路１４−１によ
りダイオードＤ、を通してトランジスタＱ６がオンとな
り、ＰＮＰ入力段による入力が可能となる。一方、入力
切換用端子Ｔ５を開放状態にすると、入力切換回路１４
では第２のカレントミラー回路１４−２によりダイオー
ドＤ、を通してトランジスタＱ、かオンとなり、ＮＰＮ
入力段による入力が可能となる。これは第２の入力回路
１２についても同様である。
電圧−電流変換回路１５では、第１．第２の入力端子Ｔ
Ａ 、 Ｔ ８間の差電圧かトランジスタＱ。
Ａ 、 Ｔ ８間の差電圧かトランジスタＱ。
Ｑ２を通して抵抗器ＲＡの両端に発生する。例えば、抵
抗器ＲＡに生じた差電圧によりトランジスタＱ ｚのコ
レクタに電流Ｉが流れると、カレントミラー回路を構成
しているトランジスタＱＩ２の一方のコレクタにも電流
■が流れる。この差電圧による電流Ｉは、トランジスタ
Ｑ３．Ｑ４による差動回路を通して電流−電圧変換回路
１６に伝えられる。これは、トランジスタＱＩ３ＩＱ＋
４によるカレントミラー回路においても同様である。
抗器ＲＡに生じた差電圧によりトランジスタＱ ｚのコ
レクタに電流Ｉが流れると、カレントミラー回路を構成
しているトランジスタＱＩ２の一方のコレクタにも電流
■が流れる。この差電圧による電流Ｉは、トランジスタ
Ｑ３．Ｑ４による差動回路を通して電流−電圧変換回路
１６に伝えられる。これは、トランジスタＱＩ３ＩＱ＋
４によるカレントミラー回路においても同様である。
電流−電圧変換回路１６では、帰還抵抗器Ｒ。
を接続した帰還型の演算増幅器ＯＰｌにより電圧電流変
換回路１５からの電流信号を電圧信号に変換して出力す
る。ここで、帰還抵抗器ＲＢの一端の電位は、端子Ｔ。
換回路１５からの電流信号を電圧信号に変換して出力す
る。ここで、帰還抵抗器ＲＢの一端の電位は、端子Ｔ。
から与えられた電位と同電位となる。このため、出力端
子Ｔ。８ｏには、端子Ｔｃから与えられた電位を疑似的
に零電位とした出力が得られる。これは、端子Ｔｃに入
力端子ＴＡ、ＴＢの電位や電源ＶＣＣに関与しない安定
した電位を与えることにより 極めて高いＣＭＲを得る
ことができることを意味する。
子Ｔ。８ｏには、端子Ｔｃから与えられた電位を疑似的
に零電位とした出力が得られる。これは、端子Ｔｃに入
力端子ＴＡ、ＴＢの電位や電源ＶＣＣに関与しない安定
した電位を与えることにより 極めて高いＣＭＲを得る
ことができることを意味する。
また、増幅回路としての増幅率Ａｖは。
Ａ ｖ ”” Ｋ・ （抵抗器Ｒ８の抵抗器）／（抵抗
器ＲＡの抵抗値）、（Ｋ：電流伝達関数）で表わされ、
抵抗器ＲＡとＲ６とのマツチング精度は基本的にＣＭＲ
Ｒに影響しない。加えて、■特に電圧−電流変換回路１
５における各トランジスタのＩｃ （コレクタ電流）
ＶＣＥ（コレクタエミッタ間電圧）特性における１
ｃ一定の性質を利用り１．シかも重要な箇所においては
カスコード接続構成とし、。
器ＲＡの抵抗値）、（Ｋ：電流伝達関数）で表わされ、
抵抗器ＲＡとＲ６とのマツチング精度は基本的にＣＭＲ
Ｒに影響しない。加えて、■特に電圧−電流変換回路１
５における各トランジスタのＩｃ （コレクタ電流）
ＶＣＥ（コレクタエミッタ間電圧）特性における１
ｃ一定の性質を利用り１．シかも重要な箇所においては
カスコード接続構成とし、。
■カレントミラー回路においては対称回路で構成したこ
とにより、電流伝達関数Ｋを電圧依存性の少ない形にす
ることができる。
とにより、電流伝達関数Ｋを電圧依存性の少ない形にす
ることができる。
その結果１本回路では、出力電圧Ｖ。Ｌ□、はＶＯＩＪ
Ｔ −ＡＶ−（ＶＩＮＡ ＶＩＮＢ
）−Ｋ・（ＶＩＮＡ ′−Ｖ＋ｓａ）・ＲＢ／Ｒ＾て
表され＋ ＶＩＮＡ ＝ ＶＩＮＢの時に出力電圧Ｖ
０ＩＪＴを極めて０に近づけることか出来る。
Ｔ −ＡＶ−（ＶＩＮＡ ＶＩＮＢ
）−Ｋ・（ＶＩＮＡ ′−Ｖ＋ｓａ）・ＲＢ／Ｒ＾て
表され＋ ＶＩＮＡ ＝ ＶＩＮＢの時に出力電圧Ｖ
０ＩＪＴを極めて０に近づけることか出来る。
（発明の効果）
以Ｉ−説明してきたように本発明によれば１抵抗器ＲＡ
の両端に牙じた２つの入力の差電圧を電流信号の形で取
り出すようにしたことにより、抵抗器ＲＡ 、 Ｒ，
ｓの相対精度の影響を受けずに高いＣλＩＲを得ること
のできる増幅回路を提供することができる。
の両端に牙じた２つの入力の差電圧を電流信号の形で取
り出すようにしたことにより、抵抗器ＲＡ 、 Ｒ，
ｓの相対精度の影響を受けずに高いＣλＩＲを得ること
のできる増幅回路を提供することができる。
第１図は本発明の一実施例の回路図１第２図は従来のＩ
Ｃ用増幅回路の一例を示した図。 図中、１１．第１の入力回路、１２：第２の入力回路、
１３：バイアス回路、１４：入力切換回路１ ］］５：
電圧−電流変換回路、１６；電流電圧灸換回路。
Ｃ用増幅回路の一例を示した図。 図中、１１．第１の入力回路、１２：第２の入力回路、
１３：バイアス回路、１４：入力切換回路１ ］］５：
電圧−電流変換回路、１６；電流電圧灸換回路。
Claims (1)
- （１）２つの入力の差電圧を電流信号に変換する電圧−
電流変換回路と、前記電流信号を電圧信号に変換して出
力する電流−電圧変換回路とを含み、前記電圧−電流変
換回路は、差動回路を構成する２つのトランジスタの間
に接続された第１の抵抗器の両端におけるそれぞれの電
圧変化を、前記第１の抵抗器の両端にそれぞれ接続した
カレントミラー回路により電流の変化として取り出すも
のであり、前記電流−電圧変換回路は、帰還抵抗器を接
続した演算増幅器による負帰還型の増幅回路から成るこ
とを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199168A JP3063124B2 (ja) | 1990-07-30 | 1990-07-30 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199168A JP3063124B2 (ja) | 1990-07-30 | 1990-07-30 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486006A true JPH0486006A (ja) | 1992-03-18 |
| JP3063124B2 JP3063124B2 (ja) | 2000-07-12 |
Family
ID=16403289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199168A Expired - Fee Related JP3063124B2 (ja) | 1990-07-30 | 1990-07-30 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063124B2 (ja) |
-
1990
- 1990-07-30 JP JP2199168A patent/JP3063124B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063124B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60233915A (ja) | 差動増幅器 | |
| JPH0152783B2 (ja) | ||
| JPH0344447B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS63185107A (ja) | 電圧制御型電流源 | |
| US6891437B2 (en) | Current amplifier structure | |
| JPH0247883B2 (ja) | ||
| US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
| US4698599A (en) | Differential summing amplifier for inputs having large common mode signals | |
| JPH0486006A (ja) | 増幅回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JPH0527282B2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS604613B2 (ja) | 差動増幅器 | |
| JPH02134908A (ja) | 電圧制御増幅回路 | |
| JPH0449288B2 (ja) | ||
| JPS6358404B2 (ja) | ||
| JPH0486007A (ja) | 増幅回路 | |
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 | |
| JPS61210714A (ja) | ゲインコントロ−ルアンプ | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH0487407A (ja) | バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |