JPH03113376A - 指示計器の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は指示計器の駆動方法に関するものである。

（従来の技術） 指示計器において被測定対象からの表示用出力を適宜な
電気信号（周波数、Ｗａ電圧値）に変換し、この信号に
基づいて指示計器の指針を動作せしめるものが多用され
ている。この内特に被測定対象の出力を計器駆動出力に
変換するに際して、所定の演算処理を必要とする計器に
於ては、被測定対象からの出力信号のデジタル化をなす
変換部と、変換部からのデジタル信号入力に応じて所定
の駆動出力をなす駆動処理部と、駆動出力を受けて指針
を動作せしめる表示部を備えてなる。

前記の変換部については、特にスピードメータのように
測定対象が所定量変化する毎にパルス信号を発する周波
数出力の場合は、Ｆ−Ｖ変換部及びＡ−Ｄ変換部から構
成され、Ｆ−Ｖ変換部はコンデンサ及び抵抗を組み合わ
せパルス信号を平滑して電圧値に変換する所謂積分回路
が多用されており、Ａ−Ｄ変換部は前記の電圧値に対応
するデジタル数値に変換し、このデジタル数値を次の駆
動処理部に出力しているものである。

（発明が解決しようとする課題） 前述したデジタル処理を用いる指示計器におけろＦ−Ｖ
変換部は、コンデンサと抵抗で構成され、特にコンデン
サの精度のバラツキが大きいので実際のＦ−Ｖ変換部の
出力数値と設計で求めた出力値とが異なる場合が屡々見
受けられる。

そこでＦ−Ｖ変換及びＡ−Ｄ変換を行わずに、直接デジ
タル変換する手段を先に提案した（特願平１−１３７６
７９号）　これ（よ被測定対象からパルス信号が発せら
れる毎に被演算値に定数値を加算し、且つパルス信号と
は無関係に発せられる一定周期毎に前記被演算値の一定
の割合に相当する減算値又は一定値である減算値を加算
する処理を行い、処理結果（被演算値）を前記の変換部
出力をするもので、この変換部出力は加算値と減算値と
の釣り合いがとれる数値に略安定するので変換部出力（
デジタル数値）は、被測定対象のパルス信号の発生周波
数と対応することになるものである。

この周波数のデジタル変換手段に在っては、被測定対象
からのパルス信号周期の幅が広く、低周波入力も高周波
入力も同様の処理を行うと、種々の不都合が生ずる。例
えばパルス信号−周期が長くなると演算処理結果となる
変換部出力にリップルが発生し、このリップルに基づく
指針ブレが生ずる。この指針ブレについて次に１６ピツ
ト（以下００００−ＦＦＦＦで表示する）での演算処理
例を用いて具体的に説明する。

設定条件を、 Ｖ（ｎ）：任意時における被演算値 ■減算処理周期　Ｔ＝１ｍｓｅｃ ■入力１パルス当たり加算する値　Ｃ、＝　０８００■
出力は演算結果Ｖ（ｎ）の上位８　ｂｉｔとする。

と定め、入力パルス周期を１０ｍ　ｓｅｃと１００ｍ　
ｓｅｃの場合をグラフにすると、第５図に示す通りとな
る。

但し初期値は「００００」とする。

第６図（イ）に示すように入力パルス周期がＩｏｎ３ｅ
ｅの場合は変換部出力はｌＯ＋ｍ５ｅｃ毎に突出するが
、指針が乙の周期変動に追従できないため、実際には指
針ブレが生じない。これに対して第６図（ロ）に示すよ
うな入力パルス周期は１００ｍ　ｓｅｃの場合１００ｍ
　ｓｅｃ毎変換部出力が突出し、指示計器の指針はこの
変換部出力に対応して駆動せしめられるので、当然指針
ブレが生ずることになる。

そこで低周波入力時の指針振れを防止する手段として、
加算値を小さくし、且つ減算を緩やかに行うこと、並び
に加算時の突出を防止するため加算を分割して行うこと
等が考えられる。しかし前記手段を採用すると、パルス
信号の高周波入力時に不都合が生ずる。即ち前者に在っ
ては入力パルス周期が短いと充分な減算が行われずに変
換部出力の安定が得られないし、また後者に在っては入
カバルス周期内に分割加算が終了しない状態となり、所
望の変換部出力を得られないと云うことになる。

（課題を解決するための手段） 本発明は周期数入力を直接デジタル変換して計器の駆動
基準とする手段における前記の問題点を鑑み、これを改
善する提案をしたものである。

本発明に係る指示計器の駆動方法は、被測定対象が所定
量変化する毎にパルス４３号が発せられ、パルス信号入
力毎被演算値に定数値を加算すると共に、一定周期を以
て所定値を減算し、演算した処理結果に基づいて指示計
器の指度を決定する指示計器の駆動方法に於て、前記処
理結果と設定値との大小を比較する判定部を有し、判定
部の判別結果により、定数値の分割加算周期或いは所定
値減算周期等の演算処理周期を変更してなることを特徴
とするものである。

（作　用） 被測定対象からのパルス信号の低周波入力対策として、
パルス信号が入力する毎に被演算値に対しての定数値の
分割加算を行い、一定周期で所定値の減算を行うと、演
算結果の数値は入力パルス信号の周波数と対応すること
になる。特に入力するパルス信号の周期が長くとも定数
値自体が分割されて加算されろため、演算した処理結果
において突出値が生じない。また判定部で処理結果（指
針指度）が予め定めた設定値以上の判別をなした高周波
入力に在っては、分割加算の周期を短くし、入力パルス
信号に対応した定数値加算を行い、演算結果が入力パル
ス信号の入力周波数と対応せしめてなる。

また低周波入力対策として、加算値を小さくし、これに
伴って減算周期を長くし、減算を緩やかに行うと低周波
入力においても処理結果が安定する。

更に高周波入力に際しては判定部の判別結果によって減
算周期を短くすると、高周波入力時の演算した処理結果
も安定し、入力パルス信号周波数に対応した演算処理結
果が得られるものである。

（実施例） 次に本発明の実施例を図面に基づいて説明する。

第１図は計器全体のブロック図であり、第２図は変換部
の詳細で第３図は分割定数値の出力を示すグラフで、第
４図は変換部の他の実施例を示すブロック図で、第５図
は第４図の実施例の場合の減算周期の変更による変換部
の出力グラフである。

以下第１図乃至第３図に示した実施例について説明する
。

指示計器の全体の構成は、変換部１．駆動処理部２及び
表示部３よりなり、変換部１は被測定対象の動作に応じ
て発生するパルス信号が入力すると、パルス周波数に応
じたデジタル数値を出力するもので、その詳細は後述す
る。駆動処理部２はＲＯＭ部２１．Ｄ−Ａ変換部２２．
駆動出力部２３からなり、ＲＯＭ部２１ば前記した変換
部１の出力信号（デジタル数値）と対応するデジタル出
力をメモリしたもので、前記変換部出力を受けるとメモ
リｊ７たデジタル数値の出力をなし、次のＤ−Ａ変換部
２２で前記デジタル数値信号をＤ−Ａ変換し、駆動出力
部２３に送る。駆動出力部２３では指針を駆動せしめる
ための駆動電流を出力するものである。

また表示部３は指針２表示板、駆動コイル等からなり、
前記した駆動出力部２３からの駆動電流で動作せしめら
れるものである。

変換部１の詳細は第２図に示す通りで、定数設定器１１
．タイミングパルス発生器１２．ラッチ回路１３、減算
値設定器１４１と加算器１４２とで構成されろ演算器１
４．加算器１５２判定Ｍ１Ｂよりなる。定数設定器１１
は被測定対象からのパルス信号ａの入力を受けると、予
め設定した定数値を所定数に分割し、タイミングパルス
発生器１２からの信号と同期して分割定数値を順次出力
し、加算器１５に送り込むものである。タイミングパル
ス発生器１２は変換部１内の総ての回路に出力されるも
ので、各回路はこのタイミングパルスの基準毎に動作す
るもので、基準パルス発生部Ａ（周期１＋ａｓｅｃ）、
演算タイミング出力部Ｂ（周期Ｉ　ｎ＋５ｅｃ）　、加
算タイミング出力部Ｃ＋（周期４ＩＩＳｅＣ）、同ｃ、
Ｃ周期１　ｍ５ｅｃ）で構成されている。ラッチ回路１
３は変換部出力数値をラッチするもので、演算器１４に
出力する。演算器１４はラッチ回路１３からの出力数値
を減算値設定器１４１で定めた減算値の加算を加算器】
４２で行い、加算器１５に出力する。加算器１５は定数
設定器１１と加算器１４１の各出力値の加算を行い、変
換部１の出力数値（処理結果）とするものである。判定
器１６は処理結果が予め定めた設定値の以上か以下かを
判定し、判定結果によってタイミングパルス発生器１２
の加算タイミング出力部Ｃ，，Ｃ，の選択を行うもので
ある。

次に前記の動作を説明する。

まず定数設定器１１の出力がない場合について説明する
。

タイミングパルス発生器１２の演算タイミング出力部Ｂ
の出力は一定の周期を持つタイミングパルス信号を各回
路（但し定数設定器１１は除く）へ出力し、各回路はこ
のパルス信号に同期して各回路の所定の演算処理を行う
ものである。このタイミングパルス信号が出力されると
、ラッチ回路Ｉ３に保持されていた被演算値が演算器１
４内の減算値設定器１４１及び加算器１４２へ出力され
る。減算値設定＠　１４１では、出力された被演算値の
一定の割合に相当する値を負の値にして減算値として設
定する回路であり、加算Ｗ１１４２ではこの減算値と被
演算値を加算して加算器１５へ出力する。加算器１５は
演算器１４の加算器１４２から出力された被演算値と定
数設定器１１が出力する定数を加算する回路であるが、
このときの定数設定器１１からの出力がないので加算器
１５の出力は前記加算器１４２の被演算値がそのまま出
力される。この出力は前記ラッチ回路１３に新たな被演
算値として出力されると共に、この被演算値を第１図に
示したＲＯＭ部６へ出力する。

従って、演算タイミング出力部Ｂからのタイミングパル
ス信号が出力される毎（１＋ｍ５ｅｅ毎）に前記処理を
繰り返すと、被演算値は徐々に減少する値となる。

次に定数設定Ｗ４１１から数値出力がある場合即ち被測
定対象から変換部１にパルス信号ａが入力したときにつ
いて説明する。

まず判定器１６に於て、演算した処理結果が設定値より
小さい場合、変換部１内の定数設定ＰＪ１１に被測定対
象からのパルス信号が入力すると、定数設定＠ｉ！１１
から分割加算値が加算器１５へ出力され（第３図（イ）
参照）　この分割加算値と演算器１４から出力されろ被
演算値とが加算されることになる。この加算処理は加算
タイミング出力部Ｃ１からの出力パルス信号（４ｍ５ｅ
ｃ）の周Ｍ（長期加算周期）を以て所定回数加算する。

従ってパルス信号が定数設定器１１に入力すると、長期
加算周期を以て加算器１５で演算器１４の出力値と定数
設定器１１の出力値の加算がなされ、その間にこの加算
の周期よりも短い周期で前記した減算処理が行われる。

このため変換部１の出力は加算値と減算値とが釣り合う
数値となる。

次に判定器１６において処理結果が予め設定した値より
大きくなった場合、具体的には少なくとも前記の加算タ
イミング出力部Ｃ１の出力信号周期ではパルス信号ａの
入力周期内に分割加算が終了しないと想定される範囲と
なる前に、判定器１６からの判別結果をタイミングパル
ス発生器１２に送り、加算タイミング出力を加算タイミ
ング発生部Ｃ１からの信号（周期４　ｍ５ｅｃ）から、
加算タイミング発生部Ｃ２の出力信号Ｃ周期１　ｍ５ｅ
ｃ）に切り換えるものである。

従ってパルス信号ａの１回の入力に対応する定数値が必
ず加算されるもので（第３図（帽参照）定数値全部−回
で加算するよりも定数値を分割して加算すると、低周波
入力における突出値が生じなく、また分割加算の周期を
演算した処理結果によって切り換え変更するものである
から、分割加算であっても次のパルス信号ａが入力する
までに必ず入力パルスに対応した定数値加算がなされる
ものである。

次に第４図及び第５図に示した第二実施例について説明
する。

第二実施例は前記しｔ二分割加算を採用せずに、減算処
理周期の切り換えによって低周波入力及び高周波入力の
幅広い入力に対応せしめたものである。

この実施例に於ては、定数設定器１１の出力を分割定数
値出力とせずに、指針ブレが生じない程度の定数値出力
とし、タイミングパルス発生Ｍ１２を第４図に示すよう
に基準パルス発生部Ａ、演算タイミング出力部ＢｌＣ周
期４　ｎ＋５ｅｅ）　、同Ｂｉ（周期１ａ＋５ｅｃ）、
加算タイミング出力部Ｃ（周期１　ｍ５ｅｃ）とし、判
定Ｍ１６の判別結果によって演算タイミング出力部Ｂ、
、Ｂ２の切り換えを行うものである。

前記構成の動作について説明する。

演算方式は前述した分割加算の実施例と同様で、パルス
信号ａの入力がある毎に加算器１５に定数値が加算され
、演算タイミング出力部Ｂ、又は同Ｂ。

の出力（３号のある毎に所定値の減算がなされるもので
ある。この減算は判定器１６が低周波入力と判別したと
きは、長期周期たる演算タイミング出力部Ｂ１を出力さ
せ、出力部Ｂ１の出力信号のタイミングによって演算処
理されるものである。また高周波入力であると判定器１
６が判別したときは、短期周期たる演算タイミング出力
部Ｂ２に切り換え演算処理を行うものである。

従って高周波入力処理と同様の演算タイミングで低周波
入力を処理すると、第５図（イ）のような不安定な変換
部出力となるが、減算タイミングを緩やかにすることで
同図（Ｉｆｆ）に示すように安定した変換部出力を得る
ことができるものである。

尚本発明は前記実施例に限定されるものでなく、演算し
た処理結果が設定値以上か以下の判別をなし、判別結果
によって演算処理周期を変更するものであれば、変更対
象が分割加算周期でも減算周期でも或いは両者の組み合
わせに適用しても良いものである。

（発明の効果） 本発明は以上のように周波数入力となる被測定対象から
の表示用パルス信号出力を受けろと、その入力倍波演算
値に定数値を加算し、且つ一定周期を以て所定値を減算
する乙とで周波数入力と対応する出力数値を得て計器を
駆動せしめる手法に於て、前記加算を分割加算にして、
パルス信号入力が低周波時の出力数値変動による指示計
器の指針ブレを防止したり、或いは減算周期を長くする
等して、低周波入力等の指針ブレを防止すると共に、高
周波入力の際には各演算処理周期を短い周期として、対
応できるようにしたものである。

【図面の簡単な説明】

第１図は本発明を実施した計器の全体のブロック図、第
２図は変換部のブロック詳細図、第３図は定数設定器の
出力を示すグラフで（イ）は低周波入力を示し、（ロ）
高周波入力を示す。第４図は第二実施例を示す変換部の
一部ブロック図、第５図は第４図の実施に際して低周波
入力時の変換部出力を示すグラフで（イ）は本発明を採
用しない場合を示し、（ロ）は本発明を用いた場合を示
し、第６図は本発明を実施しない場合の変換部出力を示
すグラフで（イ）は高周波入力、 （ｔりは低周波入力を示 す。 １は変換部 １１は定数設定器 １２ばタイミングパルス発生器 １３はう・ソチ回路 １４は演算器 １４１は減算値設定器 １４２は加算器 １５は加算器 １６は判定器 ２は駆動処理部 ２１はＲＯＭ部 ２２はＤ−Ａ変換部 ２３は駆動出力部 ３は表示部 第３図 第４ 図 第１ 図 第２図

Claims (1)

【特許請求の範囲】
1. （１）被測定対象が所定量変化する毎にパルス信号が発
   せられ、このパルス信号入力毎被演算値に定数値を加算
   すると共に、一定周期を以て所定値を減算し、演算した
   処理結果に基づいて指示計器の指度を決定する指示計器
   の駆動方法に於て、前記処理結果と設定値との大小を比
   較する判定部を有し、判定部の判別結果により、定数値
   の分割加算周期或いは所定値の減算周期等の演算処理周
   期を変更してなることを特徴とする指示計器の駆動方法
   。