JPH03113379A - 指示計器の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分Ｗ＞ 本発明は指示計器の駆動方法に関するものである。

（従来の技術） 指示計器において被測定対象からの表示用出力を適宜な
電気信号（周波数、電圧値等）に変換し、この信号に基
づいて指示計器の指針を動作せしめるものが多用されて
いる。この内特に被測定対象の出力を計器駆動出力に変
換するに際して、所定の演算処理を必要とする針留に於
ては、被測定対象からの出力４８号のデジタル化をなす
変換部と、変換部からのデジタル（ス号入力に応じて所
定の駆動出力をなす駆動処理部と、駆動出力を受けて指
針を動作せしめる表示部を備えてなる。

前記の変換部については、特にスピードメークのように
測定対象が所定量変化する毎にパルス信号を発する周波
数出力の場合は、Ｆ−Ｖ変換部及びＡ−Ｄ変換部から構
成され、Ｆ−Ｖ変換部はコンデンサ及び抵抗を組み合わ
せパルス信号を平滑して電圧値に変換する所謂積分回路
が多用されており、Δ−Ｄ変換部は前記の電圧値に対応
するデジタル数値に変換し、このデジタル数値を次の駆
動処理部に出力しているものである。

（発明が解決しようとする課題） 前述したデジタル処理を用いる指示計器におけるＦ−Ｖ
変換部は、コンデンサと抵抗で構成され、特にコンデン
サの精度のバラツキが大きいので実際のＦ−Ｖ変換部の
出力数値と設計で求めた出力値とが異なる場合が屡々見
受けられる。

そこでＦ−Ｖ変換及びＡ−Ｄ変換を行わずに、直接デジ
タル変換する手段を先に提案した（特願平１−１３７６
７９号）　　これは被測定対象からパルス信号が発せら
れる毎に被演算値に定数値を加算し、且つパルス信号と
は無関係に発せられる一定周期毎に前記被演算値の一定
の割合に相当する減算値又は一定値である減算値を加算
する処理を行い、処理結果（被演算値）を前記の変換部
出力をするもので、この変換部出力は加算値と減算値と
の釣り合いがとれる数値に略安定するので変換部出力（
デジタル数値）は、被測定対象のパルス４３号の発生周
波数と対応することになるものである。

この周波数のデジタル変換手段に在っては、被測定対象
からのパルス信号周期の幅が広く、低周波入力も高周波
入力も同様の処理を行うと、種々の不都合が生ずる。例
えばパルス信号周期が長くなると演算処理結果となる変
換部出力にリップルが発生し、このリップルに基づく指
針ブレが生ずる。この指針ブレについて次に１６ビツト
（以下００００〜ＦＦＦＦで表示する）での演算処理例
を用いて具体的に説明する。

設定条件を、 ＶＣ？Ｌ） ■減算処理式　Ｖ　（ｎ　＋１　）　＝”　（”　）　
　２１〒Ｖ（ｎ）ｉ任意時における被演算値 ■減算処理周期　Ｔ＝＝１ｍｓｅｃ ■入力１パルス当たり加算する値　Ｃ１＝　０８００■
出力は演算結果Ｖ（ｎ）の上位８　ｂｉｔとする。

と定め、入力パルス周期を１０ｔｎ　ｓｅｅとＩＱＱｍ
　３ｅｅの場合をグラフにすると、第５図に示す通りと
なる。

Ｉ１１シ初期値はｒ　０ＯＯＯＪとする。

第４図　（イ）に示すように入力パルス周期が１０ｆｆ
ｌ　ｆｆ１ｅｅの場合は変換部出力は１０ｍ５ｅｅ毎に
突出するが、指針がこの周期変動に追従できないため、
実際には指針ブレが生じない。これに対して第４図（＋
ｆｆ）に示すような入力パルス周期は１００ｍ　ｓｅｃ
の場合１００ｍ　ｓｅｅ毎変換部出力が突出し、指示計
器の指針はこの変換部出力に対応して駆動せしめられる
ので、当然指針ブレが生ずることになる。

そこで低周波入力時の指針振れを防止する手段として、
加算値を小さくシ、且つ減算周期を大きくして減算を緩
やかに行うことが考えられる。しかし前記手段を採用す
ると、入力パルス信号の周期が短い高周波入力時に充分
な減算が行われずに変換部出力の安定が得られないと云
う不都合が生じ、また減算周期をパルス信号の入力周波
数に対応して変更すると、演算した処理結果とパルス信
号の入力周波数との間に連続した一定の関数関係が成立
しないと云う不都合が生ずる。

（課題を解決するための手段） 本発明は周期数入力を直接デジタル変換して計器の駆動
基準とする手段における前記の問題点を鑑み、これを改
善する提案をしたものである。

本発明に係る指示計器の駆動方法は、被測定対象が所定
旦変化する毎にパルス信号が発せられ、パルス信号入力
毎被演算値に定数値を加算すると共に、所定周期を以て
所定値を減算し、演算した処理結果に基づいて指示計器
の指度を決定する指示計器の駆動方法に於て、減算周期
を変更可能にすると共に、減算周期の変更に対応して加
算値に前記減算周期に反比例して変更してなることを特
徴とするものである。

（作　用） 被測定対象からのパルス信号の低周波入力対策として、
パルスイコ号が入力する毎に被演算値に対しての定数値
の加算を行い、所定周期で所定値の減算を行う際に、減
算周期を長くし減算を緩やかに行うと共に、加算値も減
算周期に反比例して変更すると、減算周期を変更しても
、演算した処理結果と入力パルス信号周波数との関数関
係に何等の変化も生じない。従って入力パルス信号が低
周波入力となっても高周波入力となっても、その演算結
果は安定したものとなる。

（実施例） 次に本発明の実施例を図面に基づいて説明する。

第１図は計器全体のブロック図であり、第２図は変換部
の詳細で第３図は低周波入力時の変換部の出力を示すグ
ラフで、（イ）は本発明の実施前で（＋７）は本発明の
実施した状態のものを示すものである。

指示計器の全体の構成は、変換部１．駆動処理部２及び
表示部３よりなり、変換部１は被測定対象の動作に応じ
て発生するパルス信号が入力すると、パルス周波数に応
じたデジタル数値を出力するもので、その詳細は後述す
る。駆動処理部２はＩｔＯＭ部２１．Ｄ−Ａ変換部２２
．駆動出力部２３カラなり、ＲＯＭ部２１は前記した変
換部１の出力信号（デジタル数値）と対応するデジタル
出力をメモリしたもので、前記変換部出力を受けるとメ
モリしたデジタル数値の出力をなし、次のＤ−Ａ変換部
２２で前記デジタル数値信号をＤ−Ａ変換し、駆動出力
部２３に送る。駆動出力部２３では指針を駆動せしめる
ための駆動電流を出力するものである。

また表示部３は指針１表示板、駆動コイル等からなり、
前記した駆動出力部２３からの駆動電流で動作せしめら
れるものである。

変換部１の詳細は第２図に示す通りで、定数設定器１１
．タイミングパルス発生器１２．ラッチ回路１３、減算
値設定器１４１と加算器１４２とで構成される演算器１
４．加算器１５．切換器１６よりなる。定数設定１１１
は定数発生部１１１と乗算部目２からなり、定数発生部
１１１は被測定対象からのパルス信号αの入力を受ける
と、予め設定した定数値を所定数に分割し、タイミング
パルス発生器１２からの演算処理４３号と同期して分割
定数値を順次乗算部１１２に出力し、乗算部１１２は後
述する分周部１２２からの分周比Ｎを前記分割定数値に
乗じてその乗算結果である分割加算値を、加算器１５に
送り込むものである。タイミングパルス発生器１２は基
準パルス発生部１２１２分周部１２２．処理パルス発生
部１２３よりなり、基準パルス発生部１２１は回路全体
の基準パルスを発生し、分局部１２２は前記基準パルス
を１７Ｈに分周するもので、分局の程度は後述の切換器
１６の指示による。また処理パルス発生部１２３は変換
部１内の総ての回路に演算処理信号を出力するもので、
各回路はこの演算処理信号の基準毎に動作するものであ
る。ラッチ回路１３は変換部出力数値をラッチするもの
で、演算１！！Ｊ１４に出力する。演算器１４はラッチ
回！＠１３からの出力数値を減算値設定器１４１で定め
た減算値の加算を加算ＶＢ１４２で行い、加算器１５に
出力する。加算器１５は定数設定器１１と加算器１４１
の各出力値の加算を行い、変換部１の出力数値とするも
のである。切換器１６は演算結果又はパルス信号入力或
いは両者の入力を受け、分周部】２２に切換信号を発す
るもので、入力パルス信号が高周波入力と判定した場合
は、分局比が大きくなりｇ算周期が短くなるように指示
するものである。

次に前記の動作を説明する。

まず定数設定器１１の出力がない場合について説明する
。

タイミングパルス発生器１２の演算処理信号を各回路（
但し定数設定器１１は除く）へ出力し、各回路はこの処
理（１号に同期して各回路の所定の演算処理を行うもの
である。この処理信号が出力されると、ラッチ回路１３
に保持されていた被演算値が演算器１４内の減算値設定
器１４１及び加算ＶＢ１４２へ出力される。減算値設定
器１４１では、出力された被演算値の一定の割合に相当
する値を負の値にして減算値として設定する回路であり
、加算器１４２ではこの減算値と被演算値を加算して加
算＠８１５へ出力する。加算器１５は演算器１４の加算
器１４２から出力された被演算値と定数設定器１１が出
力する定数を加算する回路であるが、このときの定数設
定器１１からの出力がないので加算器１５の出力は前記
加算器１４２の被演算値がそのまま出力される。この出
力は前記ラッチ回路１３に新たな被演算値として出力さ
れると共に、この被演算値を第１図に示したＲＯＭ部６
へ出力する。

従って、タイミングパルス発生Ｐｊ１２からの処理信号
が出力される毎に前記処理を繰り返すと、被演算値は徐
々に減少する値となる。

次に定数設定器１１から数値出力がある場合即ち被測定
対象から変換部１にパルス信号ａが入力したときについ
て説明する。

変換部１内の定数設定器１１に被測定対象からのパルス
信号が入力すると、定数設定器１１の定数発生部１１１
から分割定数値が乗算部１１２に入力し、所定の演算（
後述）が施され、その演算結果（分割加算値）が加算器
１５へ出力され、この分割加算イαと演算器１４から出
力される被演算値とが加算されることになる。従ってパ
ルス信号が定数設定５１１に入力すると、処理信号の周
期を以て加算器１５で演算器１４の出力値と定数設定器
１１の出力値の加算がなされ、同時に前記した減算処理
が行われる。

このため変換部１の出力は加算値と減算値とが釣り合う
数値となる。

次に切換器１６において演算した処理結果又は入力パル
ス信号の周期が予め設定した値より大ぎく、なった場合
や、逆に小さくなった場合に、切換器１６よりタイミン
グパルス発生部１２に切換信号を送り、分周部１２２の
分周比率を変更させるものである。即ち低周波入力と判
定した場合は分局比を大きくして処理パルス発生部１２
３からの演算処理信号周期を長くし、減算処理を緩やか
に行うものである。このとき分局部１２２より定数発生
ｉｌｌの乗算部１１２に分周比の逆数信号を送り、乗算
部１１２で定数発生部１１１からの分割定数値に分局比
の逆数を乗じて演算処理信号周期が長くなった分少ない
数値とした分割加算値を加算器１５に出力するものであ
る。また逆に切換器１６が高周波入力と判定した場合は
、分局比を小さくシ、演算処理信号周期を短くし、減算
処理を素早く行い、前記周期を短くしたのに反比例させ
て分割加算値を大きくするものである。

従って特に指針ブレが生じ易い低周波入力の場合は、第
３図（ロ）に示すように減算周期を長くすると共に加算
値を所定の処理を以て減少させると、無処置の場合の同
図（イ）に比して変換部の出力は安定し、計器の指針ブ
レが生じないものである。

またバルスイコ号の高周波入力に対しても充分対応でき
、而も演算結果たる変換部出力は入力パルス信号の周波
数と対応することになるものである。

尚本発明は前記実施例に限定されるものでなく、定数設
定器１１の出力を特に分割加算値の出力とせずにパルス
信号入力に際して所定の加算値を一回出力するものでも
良い。

（発明の効果） 本発明は以上のように周波数入力となる被測定対象から
の表示用パルス信号出力を受けると、その入力倍波演算
値に定数値を加算し、且つ一定周期を以て所定値を減算
することで周波数入力と対応する出力数値を得て計器を
駆動せしめる手法に於て、減算周期を変更すると共に、
減算周期の変更に対応して加算値も変更したもので、パ
ルス信号の低周波入力にもまた高周波入力にも対応でき
るようにしたものである。

【図面の簡単な説明】

第１図は本発明を実施した計器の全体のブロック図、第
２図は変換部のブロック詳細図、第３図は低周波入力時
の変換部の出力を示したグラフで、（−Ｃ）は減算周期
を変更しない場合、（的は減算周期を長くした場合を示
す。 １は変換部 ｌは定数設定器 １１は定数発生部 １２は乗算部 ２ばタイミングパルス発生器 ２１は基準パルス発生部 １２２ば分周部 １２３は処理パルス発生部 １３はラッチ回路 １４は演算器 １４１は減算値設定器 １４２は加算器 １５は加算器 １６は切換器 ２は駆動処理部 ２１はＲＯＭ部 ２２はＤ−Ａ変換部 ２３は駆動出力部 ３は表示部

Claims (1)

【特許請求の範囲】
1. （１）被測定対象が所定量変化する毎にパルス信号が発
   せられ、このパルス信号入力毎被演算値に定数値を加算
   すると共に、所定周期を以て所定値を減算し、演算結果
   に基づいて指示計器の指度を決定する指示計器の駆動方
   法に於て、減算周期を変更可能にすると共に、減算周期
   の変更に対応して加算値を前記減算周期に反比例して変
   更してなることを特徴とする指示計器の駆動方法。