JPH03113377A - 指示計器の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分！Ｉ！？） 本発明は指示計器の駆動方法に関するものである。

（従来の技術） 指示計器において被測定対象からの表示用出力を適宜な
電気信号〈周波数、Ｎ正値等）に変換し、この信号に基
づいて指示計器の指針を動作せしめるものが多用されて
いる。この内特に被測定対象の出力を計器駆動出力に変
換するに際して、所定の演算処理を必要とする計器に於
ては、被測定対象からの出力信号のデジタル化をなす変
換部と、変換部からのデジタル信号入力に応じて所定の
駆動出力をなす駆動処理部と、駆動出力を受けて指針を
動作せしめる表示部を備えてなる。

前記の変換部については、特にスピードメータのように
測定対象が所定１変化する毎にパルス信号を発する周波
数出力の場合は、Ｆ−Ｖ変換部及びＡ−Ｄ変換部から構
成され、Ｆ−Ｖ変換部はコンデンサ及び抵抗を組み合わ
せパルス信号を平滑して電圧値に変換する所謂積分回路
が多用されており、Ａ−Ｄ変換部は前記の電圧値に対応
するデジタル数値に変換し、このデジタル数値を次の駆
動処理部に出力しているものである。

（発明が解決しようとする課題） 前述したデジタル処理を用いる指示計器におけるＦ−Ｖ
変換部は、コンデンサと抵抗で構成され、特にコンデン
サの精度のバラツキが大きいので実際のＦ−Ｖ変換部の
出力数値と設計で求めた出力値とが異なる場合が屡々見
受けられる。

そこでＦ−Ｖ変換及びＡ−Ｄ変換を行わずに、直接デジ
タル変換する手段を先に提案した（特願平１−１３７０
７９号）　　これは被測定対象からパルス（コ号が発せ
られる毎に被演算値に定数値を加算し、且つパルス信号
とは無関係に発せられる一定周期毎に前記被演算値の一
定の割合に相当する減算値又は一定値である減算値を加
算する処理を行い、処理結果（被演算値）を前記の変換
部出力をするもので、この変換部出力は加算値と減算値
との釣り合いがとれる数値に略安定するので変換部出力
（デジタル数値）は、被測定対象のパルス（］号の発生
周波数と対応することになるものである。

この周波数のデジタル変換手段に在っては、被測定対象
からのパルス信号周期の幅が広く、低周波入力も高周波
入力も同様の処理を行うと、種々の不都合が生ずる。例
えばパルス信号周期が長くなると演算処理結果となる変
換部出力にリップルが発生し、このリップルに基づく指
針ブレが生ずる。この指針ブレについて次に１６ビツｌ
−（以下００００〜ＦＦＦＦで表示する）での演算処理
例を用いて具体的に説明する。

設定条件を、 Ｖ（ｎ）：任意時における被演算値 ■減算処理周期　Ｔ＝１＋ｎ５ｅｃ ■入力１パルス当たり加算する値　Ｃ、＝　０８００■
出力は演算結果Ｖ（ｎ）の上位８　ｂｉｔとする。

と定め、入力パルス周期を１０ｍ　ｓｅｃと１００ｍ　
ｓｅｃの場合をグラフにすると、第５図に示す通りとな
る。

ｆ！１シ初期値（よｌ”　０ＯＯＯＪとする。

第６図（イ）に示すように入力パルス周期が１０ｍ５ｅ
Ｃの場合は変換部出力は１０ｍ５ｅｃ毎に突出するが、
指針がこの周期変動に追従できないため、実際には指針
ブレが生じない。これに対して第６図（υ）に示すよう
な入力パルス周期は１００ｍ　ｓｅｔの場合１００ｍ　
ｓｅｅ毎変換部出力が突出し、指示計器の指針はこの変
換部出力に対応して駆動せしめられるので、当然指針ブ
レが生ずることになる。

そこで低周波入力時の指針振れを防止する手段として、
加算値を小さくし、且つ減算を緩やかに行うこと、並び
に加算時の突出を防止するため加算を分割して行うこと
等が考えられる。しかし前記手段を採用すると、パルス
信号の高周波入力時に不都合が生ずる。即ち前者に在っ
ては入力パルス周期が短いと充分な減算が行われずに変
換部出力の安定が得られないし、また後者に在っては入
力パルス周期内に分割加算が終了しない状態となり、所
望の変換部出力を得られないと云うことになる。

（課題を解決するための手段） 本発明は周期数入力を直接デジタル変換して計器の駆動
基準とする手段における前記の問題点を鑑み、これを改
善する提案をしたものである。

本発明に係る指示計器の駆動方法は、被測定対象が所定
量変化する毎にパルスイコ号が発せられ、パルス信号入
力語被演算値に定数値を加算すると共に、一定周期を以
て所定値を減算し、演算しな処理結果に基づいて指示計
器の指度を決定する指示計器の駆動方法に於て、前記パ
ルス信号の入力周期と設定周期との長短を比較する判定
部を有し、判定部の判別結果により、定数値の分割加算
周期或いは所定値の減算周期等の演算処理周期を変更し
てなることを特徴とするものである。

（作　用） 被測定対象からのパルス（３号の低周波入力対策として
、パルス信号が入力する毎に被演算値に対しての定数値
の分割加算を行い、一定周期で所定値の減算を行うと、
演算結果の数値は入力パルス信号の周波数と対応するこ
とになり、特に入力するパルス信号の周期が長くとも定
数値自体が分割されて加算されるため、演算した処理結
果において突出値が生じない。また判定部で入力パルス
信号の周期が予め定めた設定周期以上の判別をなした高
周波入力に在っては、分割加算の周期を短くし、入力パ
ルス信号に対応した定数値加算を行い、演算結果が入力
パルス信号の入力周波数と対応せしめてなる。

まｔコ低周波入力対策として、加算値を小さくし、これ
に伴って減算周期を長くし、減算を緩やかに行うと低周
波入力に於ても処理結果が安定する。

更に高周波入力に際しては判定部の判別結果によって２
！ｉＪｉ算周期を短くし、高周波入力時の演算した処理
結果も安定し、入カバルス信号周波数に対応した演算処
理結果が得られるものである。

（実施例） 次に本発明の実施例を図面に基づいて説明する。

第１図は計器全体のブロック図であり、第２図は変換部
の詳細で第３図は分割定数値の出力を示すグラフで、第
４図は変換部の他の′Ａ施例を示すブロック図で、第５
図は第４図の実施例の場合の減算周期の変更による変換
部の出力グラフである。

以下第１図乃至第３図に示した実施例について説明する
。

指示計器の全体の構成は、変換部１．駆動処理部２及び
表示部３よりなり、変換部１は被測定対象の動作に応じ
て発生するパルス（８号が入力すると、パルス周波数に
応じたデジタル数値を出力するもので、その詳細は後述
する。駆動処理部２はＲＯＭ部２１．Ｄ−Ａ変換部２２
．駆動出力部２３からなり、ＲＯＭ部２１は前記した変
換部１の出力信号（デジタル数値）と対応するデジタル
出力をメモリしたもので、前記変換部出力を受けるとメ
モリしたデジタル数値の出力をなし、次のＤ−Ａ変換部
２２で前記デジタル数値信号をＤ−Ａ変換し、駆動出力
部２３に送る。駆動出力部２３では指針を駆動せしめる
ための駆動電流を出力するものである。

また表示部３は指針２表示板、駆動コイル等からなり、
前記した駆動出力部２３からの駆！［！１１電流で動作
せしめられるものである。

変換部１の詳細は第２図に示す通りで、定数設定器１１
．タイミングパルス発生器１２．ラッチ回路１３、減算
値設定器１４１と加算Ｐｉ？１４２とで構成される演算
ＶｉＪ１４．加算晋１５１判定器１６よりなる。定数設
定器１１は被測定対象からのパルス信号ｎの入力を受け
ると、予め設定した定数値を所定数に分割し、タイミン
グパルス発生器１２からの信号と同期して分割定数値を
順次出力し、加算器１５に送り込むものである。タイミ
ングパルス発生器１２は変換部］内の総ての回路に出力
されるもので、各回路はこのタイミングパルスの基準毎
に動作するもので、基準パルス発生部Ａ（周期１ｍ５ｅ
ｃ）、演算タイミング出力部Ｂ（周期１　＋ｍ５ａｅ）
　、加算タイミング出力部Ｃ＋（周期４ｍ５ｅｃ）、同
Ｃｍ（周期１　ｍｆｆｅｅ）で構成されている。ラッチ
回路１３は変換部出力数値をラッチするもので、演算器
１４に出力する。演算器１４はラッチ・回路１３からの
出力数値を減算値設定器１４１で定めた減算値の加算を
加算器１４２で行い、加算器１５に出力する。加算器１
５は定数設定器ＩＩと加算器１４１の各出力値の加算を
行い、変換部１の出力数値（処理結果）とするものであ
る。判定部】６はパルス信号の入力を受けると次のパル
ス（ス号が入力するまでの間カウントシ、所定のカウン
ト数（設定周期）以上となったとき、低周波入力と判定
し、その判定結果によってタイミングパルス発生器１２
の加算タイミング出力部Ｃ，，Ｃ，の選択を行うもので
ある。

次に前記の動作を説明する。

まず定数設定器１１の出力がない場合について説明する
。

タイミングパルス発生器１２の演算タイミング出力部Ｂ
の出力は一定の周期を持つタイミングパルス（コ号を各
回路（但し定数設定Ｖｉｊ１１は除く）へ出力し、各回
路はこのパルス信号に同期して各回路の所定の演算処理
を行うものである。このタイミングパルス発生器が出力
されると、ラッチ回路１３に保持されていた被演算値が
演算１１４内の減算値設定器１４１及び加算器１４２へ
出力される。減算値設定器１４１では、出力された被演
算値の一定の割合に相当する値を負の値にして減算値と
して設定する回路であり、加算器１４２ではこの減算値
と被演算値を加算して加算Ｐｇ１５へ出力する。加算器
１５は演算器１４の加算器１４２から出力された被演算
値と定数設定器１１が出力する定数を加算する回路であ
るが、このときの定数設定Ｖｉｉ１１からの出力がない
ので加算器１５の出力は前記加算器１４２の被演算値が
そのまま出力される。この出力は前記ラッチ＠略１３に
新たな被演算値として出力されると共に、この被演算値
を第１図に示したＲＯＭ部６へ出力する。

従って、演算タイミング出力部Ｂからのタイミングパル
ス発生器が出力される毎（１ｍ１ｃｅ毎）に前記処理を
繰り返すと、被演算値は徐々に減少する値となる。

次に定数設定器１１から数値出力がある場合即ち被測定
対象から変換部１にパルス信号ａが入力しｔこときにつ
いて説明する。

まず判定器１６に於て演算処理結果が設定値より小さい
場合、変換部１内の定数設定器１１に被測定対象からの
パルス信号が入力すると、定数設定器１１から分割加算
値が加算器１５へ出力され（第３図（イ）参照）　この
分割加算値と演算器１４から出力される被演算値とが加
算されることになる。この加算処理は加算タイミング出
力部ＣＩからの出力パルス４１号（４ｍ５ｅｃ）の周期
（長期加算周期）を以て所定回数加算する。従ってパル
ス（３号が定数設定器１１に入力すると、長期加算周期
を以て加算１１１５で演算器１４の出力値と定数設定器
１１の出力値の加算がなされ、その間にこの加算の周期
よりも短い周期で前記した減算処理が行われる。このた
め変換部１の出力は加算値と減算値とが釣り合う数値と
なる。

次に判定器１６において人力パルス信号ａの周期が予め
設定した周期より短くなった場合（カウント値が所定値
より少ない場合）、具体的には少なくとも前記の加算タ
イミング出力部Ｃ１の出力イフ号周期ではパルス（３号
ａの入力周期内に分割加算が終了しないと想定される範
囲となる前に、判定器１６からの判別結果をタイミング
パルス発生器１２に送り、加算タイミング出力を加算タ
イミング発生部Ｃ１からの信号（周期４　ｍ５ｅｃ）か
ら、加算タイミング発生部Ｃ，の出力信号（周期１　ｍ
５ｅｃ）に切り換えるものである。従ってパルス信号ａ
の１回の入力に対応する定数値が必ず加算されることに
なるものである（第３図（ロ）参照） 従って定数値全部−回で加算するよりも定数値を分割し
て加算すると、低周波入力における突出値が生じな゛く
、また分割加算の周期を入力パルスイコ号の周期によっ
て切り換え変更するものであるから、分割加算であって
も次のパルス信号ａが入力するまでには必ず入力パルス
に対応した定数値加算がなされるものである。

次に第４図及び第５図に示した第二実施例（ζついて説
明する。

第二実施例は前記した分割加算を採用せずに、減算処理
周期の切り換えによって低周波入力及び高周波入力の幅
広い入力に対応せしめたものである。

この実施例に於ては、定数設定器１１の出力を分割定数
出力とせずに、指針ブレが生じない程度の定数値出力と
し、タイミングパルス発生器１２を第４図に示すように
基準パルス発生部Δ、演算タイミング出力部Ｂ＋（周期
４ｍ５ｅｃ）、同Ｂｔ（周期１ｗ１ｃｅ）　、加算タイ
ミング出力部Ｃ（周期１　ｍ５ｅｃ）とし、判定器１６
の判別結果によって演算タイミング出力部Ｂ、、Ｂ、の
切り換えを行うものである。

前記構成の動作について説明する。

演算方式は前述した分割加算の実施例と同様で、パルス
信号ａの入力がある毎に加算器１５に定数値が加算され
、演算タイミング出力部Ｂ１又は同Ｂ２の出力信号のあ
る毎に所定値の減算がなされるものである。この減算は
判定器１６が低周波入力と判別したときは、＆ＪｊＪ１
周期たる演算タイミング出力部Ｂ、を出力させ、出力部
Ｂ、の出力信号のタイミングによって演算処理されるも
のである。また高周波入力であると判定器１６が判別し
たときは、短期周期たる演算タイミング出力部Ｂ２に切
り換え演算処理を行うものである。

従って高周波入力処理と同様の演算タイミングで低周波
入力を処理すると第５図（イ）のような不安定な変換部
出力となるが、減算タイミングを緩やかにすることで同
図（１，）に示すように安定した変換部出力を得ること
ができるものである。

尚本発明は前記実施例に限定されるものでなく、人力パ
ルス信号の周期が設定周期よりも長いか短いかの判別を
なし、判別結果によって演算処理周期を変更するもので
あれば、変更対象が分割加算周期でも減算周期でも或い
は両者の組み合わせに適用しても良いものである。

（発明の効果） 本発明は以上のように周波数入力となる被測定対象から
の表示用パルス４３号出力を受けると、その入力電波演
算値に定数値を加算し、且つ一定周期を以て所定値を減
算することで周波数入力と対応する出力数値を得て計器
を駆動せしめる手法に於て、前記加算を分割加算にして
、パルス信号入力が低周波時の出力数値変動による指示
３１器の指針ブレを防止したり、或いは減算周期を長く
ずろ等して、低周波入力等の指針ブレを防止すると共に
、高周波入力の際には各演算処理周期を短い周期として
、対応できるようにしたものである。

【図面の簡単な説明】

第１図は本発明を実施した計器の全体のブロック図、第
２図は変換部のブロック詳細図、第３図は定数設定器の
出力を示すグラフで（イ）は低周波入力を示し、（ロ）
高周波入力を示す。第４図は第二実施例を示す変換部の
一部ブロック図、第５図は第４図の実施に際して低周波
入力時の変換部出力を示すグラフで（イ）は本発明を採
用しない場合を示し、（＋＝）は本発明を用いた場合を
示し、第６図は本発明を実施しない場合の変換部出力を
示すグラフで（、？）は高周波入力、（ｔ＋）は低周波
入力を示す。 ■は変換部 １１（よ定数設定器 １２はタイミングパルス発生型 １３はラッチ回路 １４は演算２Ｂ ！４１１．ｆ減算値設定器 １４２は加算器 １５は加算器 ］６；よ判定器 ２はｒｑＡ！Ｉｉ！Ｊ処理部 ２１＋よ　ＲＯＭ　部 ２２はＤ−Ａ変換部 ２３は駆動出力部 ３は表示部 第３図 第４図 第 図 第２ 図

Claims (1)

【特許請求の範囲】
1. （１）被測定対象が所定量変化する毎にパルス信号が発
   せられ、このパルス信号入力毎被演算値に定数値を加算
   すると共に、一定周期を以て所定値を減算し、演算した
   処理結果に基づいて指示計器の指度を決定する指示計器
   の駆動方法に於て、前記パルス信号の入力周期と設定周
   期との長短を比較する判定部を有し、判定部の判別結果
   により、定数値の分割加算周期或いは所定値の減算周期
   等の演算処理周期を変更してなることを特徴とする指示
   計器の駆動方法。