JPH0361862A - 指示計器の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は指示計器の駆動方法に関するものである。

（従来の技術） 指示計器において被測定対象からの表示用出力を適宜な
電気信号（周波数、電圧値等）に変換し、この信号に基
づいて指示計器の指針を動作せしめるものが多用されて
いる。この内特に被測定対象の出力を計量駆動出力に変
換するに際して、所定の演算処理を必要とする計器に於
ては、被測定対象からの出力信号のデジタル化をなす変
換部と、変換部からのデジタル信号入力に応じて所定の
駆動出力をなす駆動処理部と、駆動出力を受けて指針を
動作せしめる表示部を備えてなる。

前記の変換部については、特にスピードメータのように
測定対象が所定量変化する毎にパルス信号を発する４周
波数出力の場合は、Ｆ−Ｖ変換部及びＡ−Ｄ変換部から
構成され、Ｆ−Ｖ変換部はコンデンサ及び抵抗を組み合
わせパルス信号を平滑して電圧値に変換する所謂積分回
路が多用されてお１３、Ａ−Ｄ変換部は前記の電圧値に
対応するデジタル数値に変換し、このデジタル数値を次
の駆動処理部に出力しているものである。

（発明が解決しようとする［１） 前述したデジタル処理を用いる指示計器におけるＦ−Ｖ
変換部は、コンデンサと抵抗で構成され、特にコンデン
サの精度のバラツキが大きいので実際のＦ−Ｖ変換部の
出力数値と設計で求めた出力値とが異なる場合が屡々見
受けられる。

そこでＦ−Ｖ変換及びＡ−Ｄ変換を行わずに、直接デジ
タル変換する手段を先に提案した（特願平１−１３７６
７９号）。これは被測定対象からパルス信号が発せられ
る毎に被演算値に定数値を加算し、且つパルス信号とは
無関係に発せられる一定周期毎に前記被演算値の一定の
割合に相当する減算値を加算する処理を行い、処理結果
（被演算値）を前記の変換部出力をするもので、この変
換部出力は加算値と減算値との釣り合いがとれる数値に
略安定するので変換部出力（デジタル数値）は、被測定
対象のパルス信号の発生周波数と対応することになるも
のである。

この周波数のデジタル変換手段に在っては、被測定対象
からのパルス信号周期が長くなると演算処理結果となる
変換部出力にリップルが発生し、このリップルに基づく
指針ブレがしようする。この指針ブレについて次に１６
ピツト（以下ｏｏｏ。

〜ＦＦＦＦで表示する）での演算処理例を用いて具体的
に説明する。

設定条件を、 ■減算処理式　ｖ　（ｎ＋１）＝Ｖ　（ｎ）　−Ｖ（ｒ
２）イ。

Ｖ（ｎ）：任意時における被演算値 ■減算処理周期　Ｔ＝１ｍｓｅｃ ■入力１パルス当たり加算する値　ＣＩ　＝　０８００
■出力は演算結果Ｖ（ｎ）の上位８　ｂｉｔとする。

と定め、入力パルス周期をＩｏｎ　ｓｅｅと１００ｍ　
ｓｅｃの場合をグラフにすると、第５図に示す通りとな
る。

但し初期値はｒ　０ＯＯＯＪとする。

第５図（イ）に示すように入力パルス周期が１０ｍ１ｅ
ｅの場合は変換部出力は１０ｍ５ｅｃ毎に突出するが、
指針がこの周期変動に追従しないため、実際には指針ブ
レが生じない。これに対して第５図（ロ）に示すような
入力パルス周期は１００ｍ　ｓｅｃの場合１００ｍ　ｓ
ｅｅ毎変換部出力が突出し、指示計器の指針はこの変換
部出力に対応して駆動せしめられるので、当然指針ブレ
が生ずることになる。

（課題を解決するための手段） 本発明は周期数入力を直接デジタル変換して計器の駆動
基準とする手段における前記の問題点を鑑み、これを改
善する提案をしたものである。本発明に係る指示計器の
駆動方法は、被測定対象が所定量変化する毎にパルス信
号が発せられ、パルス信号入力毎被演算値に定数値を加
算すると共に、一定周期を以て所定値を減算し、演算結
果に基づいて指示計器の指度を決定する指示計器のＷＡ
勅方法に於て、前記定数値の加算を所定周期に分けて分
割加算を行うと共に、分割加算終了前に次のパルス信号
入力があった場合に残りの加算処理を前記加算周期より
短い周期で行うことを特徴とするものである。

（作　用） 被測定対象からパルス信号が発せられる毎に被演算値に
対しての定数値の分割加算が行われ、−定周期で所定値
の減算がなされるので、演算結果の数値は入力パルス信
号の周波数と対応することになり、特に入力するパルス
信号の周期が長くとも定数値自体が分割されて加算され
るため、演算結果において突出値が生じなく、結果的に
は指針ブレが生じない。また定数値の加算処理が終了し
ない内にパルス信号の入力がある場合には、まだ加算処
理が行われていない残りの分割定数の加算処理を短かい
周期を以て加算処理するため、演算結果はパルス信号の
入力周波数と対応することになる。

（実施例） 次に本発明の実施例を図面に基づいて説明する。

第１図は計器全体のブロック図であり、第２図は変換部
の詳細で第３図は分割定数値の出力を示すグラフで、第
４図は変換部の出力グラフである。

指示計器の全体の構成は、変換部１．駆動処理部２及び
表示部３よりなり、変換部１は被測定対象の動作に応じ
て発生するパルス信号が入力すると、パルス周波数に応
じたデジタル数値を出力するもので、その詳細は後述す
る。駆動処理部２はＲＯＭ部２１．Ｄ−Ａ変換部２２．
駆動出力部２３からなり、ＲＯＭ部２１は前記した変換
部１の出力信号（デジタル数値）と対応するデジタル出
力をメモリしたもので、前記変換部出力を受けるとメモ
リしたデジタル数値の出力をなし、次のＤ−Ａ変換部２
２で前記デジタル数値４３号をＤ−Ａ変換し、駆動出力
部２３に送る。駆動出力部２３では指針を駆動せしめる
ための駆動電流を出力するものである。また表示部３は
指針２表示板、駆動コイル等からなり、前記した駆動出
力部２３からの駆動電流で動作せしめられるものである
。

変換部１の詳細は第２図に示す通りで、定数設定器１１
．タイミングパルス発生器１２．ラッチ回路１３、減算
値設定器１４１と加算器１４２とで構成される演算器１
４．加算器１５よりなる。定数設定器１１は被測定対象
からのパルス信号の入力を受けると、予め設定した定数
値を所定周期に分割して順次出力し、加算器１５に送り
込むもので、２個の保持部Ａ１Ｂとコントロール部Ｃで
構成される。保持部Ａは長期加算周期で分割定数値の出
力をなし、分割定数値を出力する毎に順次カウントアツ
プして所定値（定数値）となった時及び保持部Ｂの出力
が在った時にその出力が停止され、パルス信号が入力す
るとリセットされる。保持部Ｂは保持部Ａが分割定数値
を出力する毎に、定数値から当該分割定数値を減算する
カウントダウンを行い、数値を保持しているときにパル
ス信号の入力があると、保持している数値分だけ短期加
算周期で分割定数値を出力するものであり、コントロー
ル部Ｃは前記保持部Ａ、Ｂを制御するものである。タイ
ミングパルス発生ｆｍ１２は変換部１内の総ての回路に
出力されるもので、各部はこのタイミングパルスの基準
毎に動作する。ラッチ回路１３は変換部出力数値をラッ
チするもので、演算器１４に出力する。演算器１４はラ
ッチ回路１３からの出力数値を減算値設定器１４１で定
めた減算値の加算を加算＠１４２で行い、加算器１５に
出力する。加算器１５は定数設定Ｎ１１と加算器１４１
の各出力値の加算を行い、変換部１の出力数値とするも
のである。

次に前記の動作を説明する。

まず定数設定器１１の出力がない場合について説明する
。

タイミングパルス発生器１２は一定の周期を持つタイミ
ングパルス信号を各回路（ブロック）へ出力し、各回路
はこのパルス信号に同期して各回路のＦｒ定の処理を行
うものである。このタイミングパルス信号が出力されろ
と、ラッチ回路１３に保持されていた被演算値が演算器
１４内の減算値設定器１４１及び加算器１４２へ出力さ
れる　　減算値設定器１４１では、出力された被演算値
の一定の割合に相当する値を負の値にして減算値として
設定する回路であり、加算器１４２ではこの減算値と被
演算値を加算して加算器１５へ出力する。加算器１５は
演算Ｗｊ１４の加算器１４２から出力された被演算値と
定数設定器１１が出力する定数を加算する回路であるが
、このときの定数設定器１１からの出力がないので加算
器１５の出力は前記加算器１４２の被演算値がそのまま
出力される。この出力は前記ラッチ回路１３に新たな被
演算値として出力されると共に、この被演算値を第１図
に示したＲＯＭ部６へ出力する。

従って、タイミングパルス信号が出力される毎に前記処
理を繰り返すと、被演算値は徐々に減少する値となる。

次に定数設定器１１から数値出力がある場合即ち被測定
対象から変換部１にパルス信号が入力したときについて
説明する。

変換部１内の定数設定器１１に被測定対象からのパルス
信号が入力すると、定数設定器１１の保持部Ａから分割
定数値が加算器１５へ出力され（第３図（イ）参照）　
この分割定数値と演算器１４から出力される被演算値と
が加算されることになる。この加算処理はタイミングパ
ルス信号数回分の周期（長期加算周期）を以て所定回数
加算する。従ってパルス信号が定数設定１ｉ１１１に入
力すると、長期加算周期を以て加算器１５で演算＠Ｈ１
４の出力値と定数設定器１１（保持部Ａ）の出力値の加
算がなされ、その間に短期周期で前記した減算処理が行
われる。

このため変換部１の出力は加算値と減算値とが釣り合う
数値となる。

また前記した加算処理が終了しないうちに次のパルス信
号入力があった場合は、定数設定器１１の出力が保持部
Ａの出力から保持部Ｂの出力に変わる。保持部日の出力
は保持部Ａと同様に分割定数館山力であるが、その周期
は前記した長期加算周期よりも短い短期加算周期でなさ
れ、且つその加算処理は保持部Ｂに保持されている数値
分即ち長期加算周期を以て加算処理できなかった残りの
数値分についてなされる。保持部Ｂの出力があると保持
部Ａの出力が停止され、保持部Ａは定数値にリセットさ
れる。保持部Ｂの出力による加算処理が終了した後に保
持部Ａの出力による長期加算周期に戻して加算処理を行
うものである（第３図（ロ）Ｉ）。

具体的数値を用いての実＃１例を示すと、設定条件を第
５図に示したものと同−条件即ち、■減算処理式：　（
減算値設定器１４１の設定値：Ｖ　（ｎ）　／　２”） Ｖ　（ｎ　＋　１）　＝　Ｖ　（ｎ）　−Ｖ　（ｎ）　
／　２”■減算処理周期　　　Ｔ＝１ｍｓｅｃ ■入カパルス当たりの加算値：　ｒｏｌｏｏＪを８回加
算加算周期（長Ｍ）　＝　８　ｍ　ｓｅｃ加算周期（短
期）：１ｍ５ｅｃ と定め、入力パルス周期を１０１１１　ｓｅｃと１００
ｍ　ｓｅｃの場合をグラフで示すと、第４図（イ）（ロ
）となる。

第４図（ロ）のグラフと第５図（ｔりのグラフを比較す
ると明らかなようにパルス信号の入力周期である１００
ｍ　ｓｅｅ毎加算値を全部−回で加算するよりも、加算
値を数回に分けて加算すると、変換部出力にリップルが
生じなく、また入力パルス信号周期が短くとも、加算周
期をそれに伴って短くすると、何等支障は生じないもの
である。また変換部出力の１６ビツト信号のうち内駆動
処理部で用いるのは上位８ピット信号であす、シかも前
記した加算。

減算は１ｍ５ｅｃ周期で行うものであるから、加減算処
理を原因とする指示計器の指針の脈動は生じない。

尚保持部Ａ、Ｂの出力関係について前記実施例では保持
部Ｂの出力の間保持部Ａの出力を停止しておき、保持部
Ｂの出力が終了後に保持部Ａの出力を再開しているが、
本発明は特にこの様な処理に限定されず、例えば保持部
Ａはパルス信号入力毎にリセットされ直に長期加算周期
で出力し、保持部Ｂはカウントダウンした保持数値が存
在しているときにパルス信号入力があった場合に、直に
短期加算周期を以て出力するという様に保持部Ａと保持
部Ｂの出力が並行になされても良い。この並行処理に際
して保持部Ａ及び保持部Ｂの各出力が同時に行われない
様にしても良いし、又同時に行う時には、再出力数値を
合算した数値を定数設定器の出力とするものである（第
３図（ロ）ＩＩ）。

また本発明は被測定対象からのパルス信号が低周波でも
指針ブレが生じないように分割加算を行うようにしたも
ので、分割回数は特に前記した実施例に限定されず任意
に定めることができろ。また加算周期の切り換えも２段
階でなく多段階としても良いものである。

（発明の効果） 本発明は以上のように周波数入力となる被測定対象から
の表示用パルス信号出力を受けると、その入力気抜演算
値に定数値を加算し、且つ一定周期を以て所定値を減算
することで周波数入力と対応する出力数値を得て計器を
駆動せしめる手法に於て、前記加算を分割加算にして、
パルス信号低周波時の出力数値変動による指示計器の指
針フレを防止し、且つ分割加算途中にパルス信号入力を
受けた際には分割加算周期を短くすることによってパル
ス信号高周波にも対応できるようにしたものである。

【図面の簡単な説明】

第１図は本発明を実施した計器の全体のブロック図、第
２図は変換部のブロック詳ｍ図、第３図は定数設定器の
出力を示すグラフで（イ）は低周波入力を示し、（ロ）
高周波入力を示す。第４図は変換部出力を示すグラフで
（イ）は高周波入力を示し、（ｔＦ）は低周波入力を示
し、第５図は本発明を実施しない場合の変換部出力を示
すグラフで（イ）は高周波入力、（１ｆｆ）は低周波入
力を示す。 １は変換部 １１は定数設定器 ！２はタイミングパルス発生器 １３はラッチ回路 １４は演算器 １４１は減算値設定器 １４２は加算器 １５は加算器 ２は駆動処理部 ２１はＲＯＭ部 ２２はＤ−Ａ変換部 ２３＋ｆｌｉｉＫｌｌｌ［＋出力部 ３は表示部

Claims (1)

【特許請求の範囲】
1. （１）被測定対象が所定量変化する毎にパルス信号が発
   せられ、このパルス信号入力毎被演算値に定数値を加算
   すると共に、一定周期を以て所定値を減算し、演算結果
   に基づいて指示計器の指度を決定する指示計器の駆動方
   法に於て、前記定数値の加算を所定周期に分けて分割加
   算を行うと共に、分割加算終了前に次のパルス信号入力
   があった場合に残りの加算処理を前記加算周期より短い
   周期で行うことを特徴とする指示計器の駆動方法。