JPH03118520A - 薄膜トランジスタアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、大画面を有するアクティブマトリクス表示装
置等に用いられる薄膜トランジスタアレイに関する。

（従来の技術） 絶縁性基板上に薄膜トランジスタ（以下では「ＴＦＴＪ
と称する）アレイを形成し、ＴＰＴを介して絵素電極を
駆動するアクティブマトリクス方式は、液晶などを用い
た表示装置に用いられている。アクティブマトリクス方
式は、特に大型で高密度の表示を行う表示装置にしばし
ば用いられ、反射型及び透過型の何れの表示装置にも用
いられている。

ＴＦＴアレイにはアモルファスシリコン（以下ではｒａ
−８ＩＪと称する）、或いは多結晶シリコンが、半導体
材料として用いられる。第４図に従来のＴＦＴアレイの
一例の部分平面図を示す。

尚、第４図では重畳形成された膜等のハツチングを周囲
のみに施し、内部にはハツチングを施していない。第５
図に第４図のＶ−Ｖ線に沿った断面図を示す。

このＴＦＴアレイは以下のようにして製造される。ガラ
ス基板２１上にスパッタリング法により、層厚３０００
〜４０００人のＴａ金属が堆積され、フォトリングラフ
ィ法及びエツチングにより、ゲートバス配線２３がパタ
ーン形成される。ゲート電極２２はゲートバス配線２３
の一部として形成され、ゲートバス配線２３より幅が大
きくされている。デー１−？ｌｉ極２２及びゲートバス
配線２３の表面が陽極酸化され、ゲート絶縁膜として機
能する陽極酸化膜２４が形成される。

更に基板２１の全面にプラズマＣＶＤ法により、層厚２
０００〜４０００人の窒化シリコン（以下ではｒｓｉＮ
ｘｊと称する）から成るゲート絶縁膜２５が形成される
。更に基板全面に、後に半導体層２６となるａ−３ｔ（
ｉ）層（層厚１５０〜１０００Ａ）、及び後に絶縁層２
７となる５ｉＮ）＜石（層厚１００〜２０００Ａ）が順
次堆積される。

次に、上記ＳｉＮｘ層が所定の形状にバターニングされ
、ゲート電極２２の上方のみを残して絶縁層２７が形成
される。

絶縁層２７を覆って全面に、後にコンタクト層２８及び
２８となるＰ（リン）をドープしたａ　−３ｉ（ｎ”）
層（層厚３００〜２０００人）が、プラズマＣＶＤ法に
より堆積される。次に、前述のａ−３ｉ（＋）層及びａ
−３ｉ（ｎ”）層が所定の形状にバターニングされ、半
導体層２６及びコンタクト層２８が形成される。この時
点ではコンタクト層２８は、絶縁層２７上ではつながっ
ている。

この基板の全面にＭＯｌＴｉ、Ａｌ等の金属が２０００
〜１００００人の厚さに堆積され、この金属層がエツチ
ングによりバターニングされて、ソース電極２９、及び
ドレイン電極３１が形成される。このとき、絶縁層２７
上ではコンタクト層２８も同時にエツチング除去され、
ソース電極２９の下方の部分と、ドレイン電極３１の下
方の部分とに分割される。次に、スパッタリングにより
基板全面に、ＩＴＯ膜が堆積される。このＩＴＯ膜が所
定の形状にバターニングされ、絵素電極３２が形成され
る。

多数のこのようなＴＰＴが、ゲートバス配線２３上に形
成され、ＴＦＴアレイが構成されている。

ソースバス配線３０はゲートバス配線２３に直交して設
けられ、ゲートバス配線２３の延設方向に対して直角方
向に並ぶそれぞれのＴＰＴのソース電極２９に接続され
ている。

このＴＦＴアレイを用いたアクティブマトリクス表示装
置では、走査信号がゲートバス配線２３に順次入力され
、ソースバス配線３０に画像信号が入力されて絵素電極
３２が駆動される。ゲートバス配線２３及びソースバス
配線３０の交点の数は、例えば４８０Ｘ６４０の絵素を
有する表示装置では、３０７２００にも達する。この多
数の交点のうち、一箇所にでもゲートバス配線２３及び
ソースバス配線３０の間のリークが生じると、該リーク
箇所を交点とする十字型のライン欠陥が生じる。このよ
うなライン欠陥は画像品位を著しく低下させ、表示装置
の歩留りを低下させる。

上述のＴＦＴアレイでは、ゲートバス配線２３及びソー
スバス配線３０の間を確実に絶縁するため、陽極酸化膜
２４の形成が可能なＴａ金属がゲートハス配線２３に用
いられている。

（発明が解決しようとする課題） ところが、Ｔａ金属は比抵抗が大きいため、長いゲート
バス配線２３を有する大型の精細な表示を行う表示装置
では、走査信号が減衰してしまう。

そのため、ゲートバス配線２３の走査信号の入力部の近
くに接続される絵素では充分な輝度が得られるが、該入
力部から遠くに接続される絵素では充分な輝度が得られ
なくなる。従って、同一のゲートバス配線２３に接続さ
れた絵素の列に、走査信号の入力部に近い方から遠い方
にかけて、絵素の輝度傾斜が生じることとなる。

このような欠点を解消するために、第６図に示すように
、ゲートバス配線及びゲート電極を２層構造とすること
が考えられる。第６図のゲートバス配線２３は、Ａｌ単
体の金属層から成る比抵抗の小さい下部ゲート配線３３
と、Ｔａ金属から成る上部ゲート配線３４とを有してい
る。このような構成によれば比抵抗の小さい下部ゲート
配線３３によって、上述の輝度傾斜の発生が防止される
。

しかも、上部ゲート配線３４上には陽極酸化膜を形成し
得る。

ところが、Ａｌ単体の金属層には様々な工程を経ること
によって、ヒロック及びボイドが発生することがある。

上述のＡｌ金属層から成る下部ゲート配線３３に於いて
も、バターニングのためのエツチングに用いたレジスト
を除去した後の工程では、ヒロック及びボイドが発生し
易い。下部ゲ−ト配線３３にヒロック又はボイドが発生
すると、その上に形成される上部ゲート配線３４は、下
部ゲート配線３３を完全に覆うことができなくなる。

下部ゲート配線３３を覆って上部ゲート配線３４が形成
されないと、ゲートバス配線２３に交差するソースバス
配線３０との間にリークが発生したり、更にはソースバ
ス配線３０の断線につながる。

本発明はこのような問題点を解決するものであり、本発
明の目的は、比抵抗が小さく、ヒロック及びボイドの発
生の無いゲートバス配線を有するＴＦＴアレイを提供す
ることである。

（課題を解決するための手段） 本発明のＴＦＴアレイは、絶縁性基板上に形成されたゲ
ートバス配線を備えた薄膜トランジスタアレイであって
、該ゲートバス配線が、Ａｌを含む合金を有する下部ゲ
ート配線と、該下部ゲート配線を覆い、該下部ゲート配
線より幅の大きい上部ゲート配線と、を備えており、そ
のことによって上記目的が達成される。

Ａｌを含む合金としては、Ａｌ−３ｉ、Ａｌ−３ｆ−Ｃ
ｕ、　　Ａｌ　−Ｍｇ、　　Ａｌ　−Ｍｇ−３ｆ、　　
Ａｌ−Ｔｌ％　Ａｌ−Ｔｌ−３１、Ａｌ−Ｍｎ、ＡｌＭ
ｎ−３ｌ、Ａｌ−Ｚｎ、　Ａｌ−Ｚｎ−３ｉ等が例示さ
れる。

また、本発明のＴＦＴアレイに於いて、上部ゲート配線
を陽極酸化膜の形成が可能な金属を用いることもできる
。陽極酸化膜の形成が可能な金属としては、Ｔａ、Ｎｂ
Ｓ　ＴＩＳ　ＨｆＳ　Ｙ等が挙げられる。

（作用） 本発明のＴＦＴアレイでは、ゲートバス配線が下部ゲー
ト配線及び上部ゲート配線を有している。

下部ゲート配線は、ヒロック及びボイドの発生のない、
比抵抗の小さいＡｌを含む合金を有している。下部ゲー
ト配線の比抵抗が小さいことにより、ゲートバス配線全
体の比抵抗が低減される。下部ゲート配線上に形成され
る上部ゲート配線は、下部ゲート配線を覆うように形成
され、且つ、下部ゲート配線より幅が大きく形成されて
いる。Ａｌ系合金を有する下部ゲート配線にはヒロック
及びボイドが発生しないので、上部ゲート配線は下部ゲ
ート配線を完全に覆うことができる。

また、本発明のＴＦＴアレイでは、上部ゲート配線に例
えばＴａ金属のような陽極酸化膜の形成が可能な金属を
用いることができる。上部ゲート配線上に陽極酸化膜が
形成されると、ゲートバス配線とソースバス配線との間
のリークを確実に防止することができる。

（実施例） 本発明を実施例について以下に説明する。

第１図に本発明のＴＦＴアレイの一実施例の平面図を示
す。尚、第１図では重畳形成された膜等のハツチングを
周囲のみに施し、内部にはハツチングを施していない。

第２図に第１図の■−■線に沿った断面図を示す。第３
Ａ図〜第３Ｆ図に、第１図のＴＦＴアレイの製造工程を
示す。

本実施例を製造工程に従って説明する。ガラス基板１上
にＡｌ−３１重金属（層厚２０００人）をスパッタリン
グ法により堆積した。Ａｌ−３ｆ合金層上に所定の形状
のフォトレジスト膜からなるマスクを形成した。このマ
スクを用いてエツチングを行い、第１図に示す形状の下
部ゲート配線１２及び下部ゲート電極４を形成した。下
部ゲート電極４は下部ゲート配線１２の一部として形成
される。下部ゲート配線１２及び下部ゲート電極４の幅
は、５〜３０μｍである。

次に、Ｔａ金属層（層厚３０００人）をスパッタリング
法により全面に堆積し、下部ゲート配線１２及び下部ゲ
ート電極４よりも幅が１μｍ以上大きい上部ゲート配線
３及び上部ゲート電極５を、エツチングによりパターン
形成した（第３Ａ図）。

上部ゲート電極５は上部ゲート配線３の一部として形成
され、上部ゲート電極５の幅は上部ゲート配線３の幅よ
り大きくされている。本実施例では下部ゲート配線１２
及び上部ゲート配線３によってゲートバス配線１６が構
成される。同様に、下部ゲート電極４及び上部ゲート電
極５によってゲート電極２が構成される。

上部ゲート電極５及び上部ゲート配線３の表面を陽極酸
化し、ゲート絶縁膜として機能するＴａ２０ｓ膜から成
る陽極酸化膜６を形成した（第３Ｂ図）。Ｔａ２０５膜
は耐エツチング性に優れているので、後のエツチング工
程で下部ゲート配線１２及び下部ゲート電極４を保護す
る役割も果たすことができる。

更に基板１の全面にプラズマＣＶＤ法により、５ｉＮＸ
から成るゲート絶縁膜７（層厚４０００　Ａ）を形成し
た。次に、ゲート絶縁膜７上の全面に、後に半導体層８
となるａ−３ｌ（１）層（層厚３００人）、及び後に絶
縁層９となるＳｉＮｘ層（層厚２０００人）を連続して
堆積させた。上記ＳｉＮｘ層を所定の形状にパターニン
グし、ゲート電極２の上方のみを残して絶縁層９を形成
した（第３Ｃ図）。

絶縁層９を覆って全面に、後にコンタクト層１０となる
Ｐ（リン）をドープしたａ−３Ｉ（ｎ”）層（層厚１０
００人）を、プラズマＣＶＤ法により堆積した。次に、
このａ−Ｓｉ（ｎ”）層及び前述のａ−Ｓｉ（１）層を
所定の形状にパターニングし、半導体層８及びコンタク
ト層１０を形成した（第３Ｄ図）。コンタクト層１０は
、半導体層８と、ソース電極１１及びドレイン電極１３
との間のオーミックコンタクトのために設けられる。

この時点ではコンタクト層１０は、絶縁層９上でつなが
っている。

この基板の全面にスパッタリング法により、Ｔｉ金属層
（層厚３０００Ａ）を堆積し、このＴｉ金属層をエツチ
ングによりパターニングして、第１図に示す形状のソー
ス電極１１及びドレイン電極１３を形成した。この時、
絶縁層９上ではフンタクト層１０も同時にエツチング除
去され、ソース電極１１の下方の部分と、ドレイン電極
１３の下方の部分とに分割される（第３Ｅ図）。また、
ソースバス配線１５もこの時に同時に形成される。

ソースバス配線１５はゲート絶縁膜７及び陽極酸化膜６
を介して、ゲートバス配線１６と交差することになる。

このようにして、本実施例の薄膜トランジスタアレイが
作製される。

次に、スパッタリングにより基板ｌの全面に、ＩＴＯ膜
を堆積させた。このＩＴＯ膜が所定の形状にパターニン
グされ、絵素電極１４が形成され（第３Ｆ図）、アクテ
ィブマトリクス基板が作製される。

本実施例では、ゲートバス配線１６は、Ａｌ−５Ｉ合金
層から成る下部ゲート配線１２と、該下部ゲート配線１
２を覆い、該下部ゲート配線１２より幅の大きい上部ゲ
ート配線３とを有している。

Ａｌ−３Ｉ合金層から成る下部ゲート配線１２を有する
ゲートバス配線１６の比抵抗は小さいので、同一のゲー
トバス配線１６上に接続された絵素電極１４によって表
示される絵素の列に輝度傾斜は起こらない。

本実施例では、下部ゲート配線１２にＡｌ−３１合金を
用いているので、Ａｌ単体金属を用いた場合よりヒロッ
ク及びボイドの発生が大幅に低減された。このように下
部ゲート配線１２にはヒロック或いはボイドが発生しな
いので、上部ゲート配線３は確実に下部ゲート配線３を
覆って形成することができる。従って、ゲートバス配線
１６−及びソースバス配線１５の間のリークや、ソース
バス配線１５の断線の発生を防止することができる。

更に、本実施例では上部ゲート配線３はＴａ金属から成
るので、上部ゲート配線３の上に陽極酸化膜６を形成し
得る。陽極酸化膜６の形成により、ケートハス配置１１
１６及びソースバス配線１５の間を更に確実に絶縁し得
る。

本実施例では下部ゲート配線１２となるＡｌ−３１重金
属と、上部ゲート配線３となるＴａ金属層とのパターニ
ングを別々に行ったが、これらの２石を同時にパターニ
ングすることも考えられる。

しかし、これらの２層を同時にパターニングすると、上
層のＴａ金属層より下層のＡｌ−５Ｉ合金層の方がエツ
チング速度が大きいので、ゲートバス配線１６の断面の
形状がオーバーハングとなる。

そのため、ゲートバス配線１６上に交差するソースバス
配線１５の断線の発生が増加することが確かめられた。

（発明の効果） 本発明の薄膜トランジスタアレイでは、比抵抗の小さい
Ａｌ系合金を有する下部ゲート配線によって、ゲートバ
ス配線の比抵抗が低減され、ヒロック及びボイドの発生
が防止されている。従って、本発明の薄膜トランジスタ
アレイを表示装置に用いれば、大型で高い画像品位を有
する表示装置が提供され得る。

４、　　の、単な！Ｈ 第１図は本発明の薄膜トランジスタアレイの一実施例の
平面図、第２図は第１図のｍ−ｎ線に沿った断面図、第
３Ａ図〜第３Ｆ図は第１図の薄膜トランジスタアレイの
製造工程を示す図、第４図は従来の薄膜トランジスタア
レイの平面図、第５図は第４図のＶ−Ｖ線に沿った断面
図、第６図はゲートバス配線の改良例を示す断面図であ
る。

１・・・ガラス基板、２・・・ゲート電極、３・・・上
部ゲート配線、４・・・下部ゲート電極、５・・・上部
ゲート電極、６・・・陽極酸化膜、７・・・ゲート絶縁
膜、８・・・半導体層、９・・・絶縁層、１０・・・コ
ンタクト層、１１・・・ソース電極、１２・・・下部ゲ
ート配線、１３・・・ドレイン電極、１４・・・絵素電
極、１５・・・ソースバス配線、１６・・・ゲートバス
配線。

第１ 図 第２図 第３Ａ図 第３Ｂ図 り 第３Ｃ図 第３Ｂ図 第３Ｅ図 第３Ｆ図

Claims (1)

【特許請求の範囲】
1. １．絶縁性基板上に形成されたゲートバス配線を備えた
   薄膜トランジスタアレイであって、該ゲートバス配線が
   、Ａｌを含む合金を有する下部ゲート配線と、該下部ゲ
   ート配線を覆い、該下部ゲート配線より幅の大きい上部
   ゲート配線と、を備えた薄膜トランジスタアレイ。