JPH03120728A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03120728A JPH03120728A JP1258152A JP25815289A JPH03120728A JP H03120728 A JPH03120728 A JP H03120728A JP 1258152 A JP1258152 A JP 1258152A JP 25815289 A JP25815289 A JP 25815289A JP H03120728 A JPH03120728 A JP H03120728A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- film
- contact hole
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置の製造方法に関し、特に配線層とＭ
ＯＳトランジスターのソース、ドレイン拡散層との間の
電気的接続を、ゲート電極とコンタクトホールとの間の
合わせ余裕を考慮せずにすむ方法を与えるものである。
ＯＳトランジスターのソース、ドレイン拡散層との間の
電気的接続を、ゲート電極とコンタクトホールとの間の
合わせ余裕を考慮せずにすむ方法を与えるものである。
（従来の技術）
一般に、ＭＯＳトランジスターのソース、ドレインの拡
散層と複数（例えば二層）の配線層との電気的接続をと
る方法としては、以下のように行なわれてきた。すなわ
ち、第７図の如く、通常行なわれる方法でＰ型半導体基
板１上に、トランジスタ５ａ、５ｂを形成する。第７図
中２ａ。
散層と複数（例えば二層）の配線層との電気的接続をと
る方法としては、以下のように行なわれてきた。すなわ
ち、第７図の如く、通常行なわれる方法でＰ型半導体基
板１上に、トランジスタ５ａ、５ｂを形成する。第７図
中２ａ。
２ｂはゲート電極、３はフィールド酸化膜、４ａ〜４ｄ
はソースまたはドレインとなるＮ型拡散層である。次に
、全面に第１の絶縁膜６を堆積し、第１のコンタクトホ
ール７ａ、７ｂを形成し、第１の配線層８ａ、８ｂを形
成し、第１のコンタクトホールを通して拡散層４ａ−４
６と電気的接続をとる（第８図）。次に全面に第２の絶
縁膜９を堆積し、第２のコンタクトホール１０ａ、１０
ｂを形成し、第２の配線層１１ａ、ｌｌｂを形成し、第
２のコンタクトホールを通して第２の配線層と拡散層４
ｂ、４ｃとの接続をとる（第９図）。
はソースまたはドレインとなるＮ型拡散層である。次に
、全面に第１の絶縁膜６を堆積し、第１のコンタクトホ
ール７ａ、７ｂを形成し、第１の配線層８ａ、８ｂを形
成し、第１のコンタクトホールを通して拡散層４ａ−４
６と電気的接続をとる（第８図）。次に全面に第２の絶
縁膜９を堆積し、第２のコンタクトホール１０ａ、１０
ｂを形成し、第２の配線層１１ａ、ｌｌｂを形成し、第
２のコンタクトホールを通して第２の配線層と拡散層４
ｂ、４ｃとの接続をとる（第９図）。
このような場合、配線層８ａ、８ｂ、１．１ ａ。
１、１． ｂとゲート電極２ａ、２ｂとの間のショート
をふせぐために、ゲート電極２ａ、２ｂとコンタクトホ
ール７ａ、７ｂ、１．Ｏａ、１０ｂとの間に合わせ余裕
Ｌ 、Ｌ 、、ｌ？ 、、Ｉ） をとらなけれ
１ ２ １ ２ ばならない。素子の微細化にしたがってこの余裕の占め
る割合は大きくなり、高集積化のさまたげとなる。
をふせぐために、ゲート電極２ａ、２ｂとコンタクトホ
ール７ａ、７ｂ、１．Ｏａ、１０ｂとの間に合わせ余裕
Ｌ 、Ｌ 、、ｌ？ 、、Ｉ） をとらなけれ
１ ２ １ ２ ばならない。素子の微細化にしたがってこの余裕の占め
る割合は大きくなり、高集積化のさまたげとなる。
ところで、前記第１の配線層とゲート電極との間の電気
的接続を、第１のコンタクトホールとゲート電極との間
の合イ）せ余裕をとらずにとる方法としては以下のよう
なものがある（第３５回応用物理学会関係連合講演会講
演予稿集第２分冊Ｐ６１１講演Ｎｏ、 ２８ Ｐ −Ｖ
−１４参照）。
的接続を、第１のコンタクトホールとゲート電極との間
の合イ）せ余裕をとらずにとる方法としては以下のよう
なものがある（第３５回応用物理学会関係連合講演会講
演予稿集第２分冊Ｐ６１１講演Ｎｏ、 ２８ Ｐ −Ｖ
−１４参照）。
すなわち、第１０図の如く半導体基板１０１上の絶縁膜
１０２，１０４，１０５でゲート電極１０３をつつんだ
形のトランジスタを形成し、次に、ソースまたドレイン
となる拡散層１１０ａ。
１０２，１０４，１０５でゲート電極１０３をつつんだ
形のトランジスタを形成し、次に、ソースまたドレイン
となる拡散層１１０ａ。
１１０ｂ上を酸化して酸化膜１０６を形成した後、Ｓｉ
Ｎ膜１０７、ポリシリコン膜１０８、ＢＰＳＧ膜１０９
の三層を形成する（第１１図）。
Ｎ膜１０７、ポリシリコン膜１０８、ＢＰＳＧ膜１０９
の三層を形成する（第１１図）。
次にレジストマスク１１１により、ＢＰＳＧ膜０
１０９をＲＩ Ｅ （Ｒｅａｃｔｊｖｅ Ｉｏｎ Ｅｔ
ｃ旧ｎｇ略してＲＩＥ）でエツチングする。この際にポ
リシリコン膜１０８がエツチングのストッパーとなり、
エツチングはストップする（第１２図）。次に、コンタ
クトホール１１２内のポリシリコン１０８を除去し、レ
ジスト１１１を剥離し、水蒸気雰囲気中で酸化してやり
、ＢＰＳＧ膜１０９をリフロー（流動）すると共にＢＰ
ＳＧ膜１０膜下０９下シリコン膜１０９を酸化しきって
やり、第１の絶縁膜１０８′を形成する。次に、ＲＩＥ
により、コンタクトホール１１２内のＳｉＮ膜１０７と
酸化膜１０８′を除去し、コンタクトホール１１２を形
成し、第１の配線層１１３を形成し、コンタクトホール
を通して拡散層１１０ａと第１の配線層１１３との間の
電気的接続をとる（第１３図）。
ｃ旧ｎｇ略してＲＩＥ）でエツチングする。この際にポ
リシリコン膜１０８がエツチングのストッパーとなり、
エツチングはストップする（第１２図）。次に、コンタ
クトホール１１２内のポリシリコン１０８を除去し、レ
ジスト１１１を剥離し、水蒸気雰囲気中で酸化してやり
、ＢＰＳＧ膜１０９をリフロー（流動）すると共にＢＰ
ＳＧ膜１０膜下０９下シリコン膜１０９を酸化しきって
やり、第１の絶縁膜１０８′を形成する。次に、ＲＩＥ
により、コンタクトホール１１２内のＳｉＮ膜１０７と
酸化膜１０８′を除去し、コンタクトホール１１２を形
成し、第１の配線層１１３を形成し、コンタクトホール
を通して拡散層１１０ａと第１の配線層１１３との間の
電気的接続をとる（第１３図）。
このような場合、更に第２の配線層と拡散層との間の電
気的接続をとる場合には、上記の工程に続いて第１４図
のような工程がつづく。
気的接続をとる場合には、上記の工程に続いて第１４図
のような工程がつづく。
まず全面に第２の絶縁膜１１６を形成し、次に１ル
ジストマスクでＲＩＥにより、第２のコンタクトホール
１１４ａ、１１４ｂを形成し、第２の配線層１１５ａ、
１１．５ｂを形成し、第２のコンタクトホール１１４ａ
、１１４ｂを通じて第２の配線層１．１５ａ、１１５ｂ
と拡散層１１０ｂ。
１１４ａ、１１４ｂを形成し、第２の配線層１１５ａ、
１１．５ｂを形成し、第２のコンタクトホール１１４ａ
、１１４ｂを通じて第２の配線層１．１５ａ、１１５ｂ
と拡散層１１０ｂ。
１１０Ｃとの間の電気的接続をとる。
（発明が解決しようとする課題）
上記のような従来の技術では、第１の配線層１１３ａ、
’１１３ｄと拡散槽１１０ａ、１１０ｄとの間の電気的
接続をとる際には、第１のコンタクトホール１１２とゲ
ート電極１０３ａ。
’１１３ｄと拡散槽１１０ａ、１１０ｄとの間の電気的
接続をとる際には、第１のコンタクトホール１１２とゲ
ート電極１０３ａ。
１０３ｄとの間の合わせ余裕を考えずにすむが、第２の
配線層１１５ａ、１１５ｂと拡散層１１０ｂ、１１０ｃ
との間の電気的接続をとる際には、第２のコンタクトホ
ール１１４ａ。
配線層１１５ａ、１１５ｂと拡散層１１０ｂ、１１０ｃ
との間の電気的接続をとる際には、第２のコンタクトホ
ール１１４ａ。
１１４ｂとゲート電極１０３ａ、１０３ｄとの間の合わ
せ余裕をとらなければならず、集積度をあげる際のさま
たげとなる。
せ余裕をとらなければならず、集積度をあげる際のさま
たげとなる。
本発明は上記の問題をかんがみてなされたもので、第２
層目の配線層とトランジスタとの拡散層１゛２ との間の電気的接続をとる際に、ゲート電極とコンタク
トホールとの間の合わせ余裕をとらずにでき名ようにす
るものである。
層目の配線層とトランジスタとの拡散層１゛２ との間の電気的接続をとる際に、ゲート電極とコンタク
トホールとの間の合わせ余裕をとらずにでき名ようにす
るものである。
［発明の構成］
（課題を解決するための手段と作用）
本発明は、半導体主面に、第１の絶縁膜にくるまれたゲ
ート電極を持つＭＯＳ）−ランシスターを形成する工程
と、前記ＭＯＳトランジスターが形成された半導体主面
上に下層から、第２の絶縁膜、第１の耐酸化性絶縁膜、
多結晶シリコン膜を積層した複合膜を形成する工程と、
前記多結晶シリコン膜上でコンタクトホール形成予定部
を少なくとも含む領域に第２の耐酸化性絶縁膜を形成す
る工程と、全面にＢＰＳＧ膜を形成する工程と、水蒸気
雰囲気中で酸化し第２の耐酸化性絶縁膜におおわれてい
ない多結晶シリコン膜を酸化する工程と、全面に第３の
絶縁膜を形成する工程と、前記ゲート電極にかかる大き
さのコンタクトホールを第３の絶縁膜中およびＢＰＳＧ
膜中に形成する工程と、前記コンタクトホール内の前記
複合膜を３ 除去する工程と、前記コンタクトホールを通じて、前記
ＭＯＳトランジスターの拡散層と電気的接続を持つ配線
層を形成する工程とを具備したことを特徴とする半導体
装置の製造方法である。
ート電極を持つＭＯＳ）−ランシスターを形成する工程
と、前記ＭＯＳトランジスターが形成された半導体主面
上に下層から、第２の絶縁膜、第１の耐酸化性絶縁膜、
多結晶シリコン膜を積層した複合膜を形成する工程と、
前記多結晶シリコン膜上でコンタクトホール形成予定部
を少なくとも含む領域に第２の耐酸化性絶縁膜を形成す
る工程と、全面にＢＰＳＧ膜を形成する工程と、水蒸気
雰囲気中で酸化し第２の耐酸化性絶縁膜におおわれてい
ない多結晶シリコン膜を酸化する工程と、全面に第３の
絶縁膜を形成する工程と、前記ゲート電極にかかる大き
さのコンタクトホールを第３の絶縁膜中およびＢＰＳＧ
膜中に形成する工程と、前記コンタクトホール内の前記
複合膜を３ 除去する工程と、前記コンタクトホールを通じて、前記
ＭＯＳトランジスターの拡散層と電気的接続を持つ配線
層を形成する工程とを具備したことを特徴とする半導体
装置の製造方法である。
即ち本発明は、第１の絶縁膜で包まれたゲート電極をも
つトランジスター形成後、第２の絶縁膜。
つトランジスター形成後、第２の絶縁膜。
ＳｉＮ膜、ポリシリコン膜を堆積後、その上に前記第２
の配線層相当の配線層と拡散層との間の電気的接続を予
定される部分にのみ第２のＳｉＮ膜を形成し、次に全面
にＢＰＳＧ膜を形成する。その後適宜従来技術により第
１のコンタクトホールと第１の配線層を形成することが
できる。次に水蒸気雰囲気中で酸化することにより、Ｂ
ＰＳＧ膜をリフローすると共にポリシリコ・ン膜を酸化
することにより、第２のＳｉＮ膜によりおおわれた部分
にのみポリシリコン膜を残し他は酸化する。次に第３の
絶縁膜を堆積し、次に適宜写真蝕刻法等により第２のコ
ンタクトホールを形成する。
の配線層相当の配線層と拡散層との間の電気的接続を予
定される部分にのみ第２のＳｉＮ膜を形成し、次に全面
にＢＰＳＧ膜を形成する。その後適宜従来技術により第
１のコンタクトホールと第１の配線層を形成することが
できる。次に水蒸気雰囲気中で酸化することにより、Ｂ
ＰＳＧ膜をリフローすると共にポリシリコ・ン膜を酸化
することにより、第２のＳｉＮ膜によりおおわれた部分
にのみポリシリコン膜を残し他は酸化する。次に第３の
絶縁膜を堆積し、次に適宜写真蝕刻法等により第２のコ
ンタクトホールを形成する。
この際第３の絶縁膜、ＢＰＳＧ膜をＲＩＥでエツチング
するが、残ったポリシリコンと絶縁膜。
するが、残ったポリシリコンと絶縁膜。
４
ＢＰＳＧ膜とのエツチング速度の差を利用して、エツチ
ングはポリシリコン層でとめる。この後、適宜全面に絶
縁膜を堆積しＲＩＥによりエツチングする等で、第２の
コンタクトホール内面に絶縁膜を形成する。次に第２の
配線を形成し、第２のコンタクトホールを通してトラン
ジスタのソースドレイン拡散層との電気的接続をとる。
ングはポリシリコン層でとめる。この後、適宜全面に絶
縁膜を堆積しＲＩＥによりエツチングする等で、第２の
コンタクトホール内面に絶縁膜を形成する。次に第２の
配線を形成し、第２のコンタクトホールを通してトラン
ジスタのソースドレイン拡散層との電気的接続をとる。
つまり第２のＳｉＮ膜で、第２のコンタクトホール部に
ポリシリコン膜を残せるので、第２のコンタクトホール
も、第１のコンタクトホールの場合と同じようにセルフ
ァラインで形成できるようになる。
ポリシリコン膜を残せるので、第２のコンタクトホール
も、第１のコンタクトホールの場合と同じようにセルフ
ァラインで形成できるようになる。
（実施例）
以下、本発明の一実施例を第１図〜第４図を参照して説
明する。
明する。
まず１、Ｐ型半導体基板２０１上に、第１０図の如き公
知の方法に従って絶縁膜２０２でくるまれたゲート電極
２０３ａ、２０３ｂをもつトランジスタ２００ａ、２０
０ｂを形成する。次に第１１図の同じような方法で、酸
化膜２０４を形成する。次に全面に例えば厚さ２５０人
のＳｉＮ膜５ ２０５を形成し、その上に例えば厚さ５００人の多結晶
シリコン膜２０６を形成し、次に拡散層とのコンタクト
ホールを形成する予定分にのみに例えば厚さ８０〜５０
０人の第２のＳｉＮ膜２０７を形成し、全面に厚さ４０
００〜６０００人のＢＰＳＧ膜２０８を形成する（第１
図）。第１図において２１６ａ〜２１６ｄはソースまた
はドレインとなるＮ型層、２１７はフィールド酸化膜で
ある。
知の方法に従って絶縁膜２０２でくるまれたゲート電極
２０３ａ、２０３ｂをもつトランジスタ２００ａ、２０
０ｂを形成する。次に第１１図の同じような方法で、酸
化膜２０４を形成する。次に全面に例えば厚さ２５０人
のＳｉＮ膜５ ２０５を形成し、その上に例えば厚さ５００人の多結晶
シリコン膜２０６を形成し、次に拡散層とのコンタクト
ホールを形成する予定分にのみに例えば厚さ８０〜５０
０人の第２のＳｉＮ膜２０７を形成し、全面に厚さ４０
００〜６０００人のＢＰＳＧ膜２０８を形成する（第１
図）。第１図において２１６ａ〜２１６ｄはソースまた
はドレインとなるＮ型層、２１７はフィールド酸化膜で
ある。
次にＢＰＳＧ膜２０８に第１のコンタクトホール２０９
ａ、２０９ｂを開孔し、水蒸気雰囲気中で温度８５０〜
９００℃で酸化することにより、ＢＰＳＧ膜をリフロー
（流動）し、多結晶シリコン膜２０６を酸化しきって絶
縁膜２０６′とする。
ａ、２０９ｂを開孔し、水蒸気雰囲気中で温度８５０〜
９００℃で酸化することにより、ＢＰＳＧ膜をリフロー
（流動）し、多結晶シリコン膜２０６を酸化しきって絶
縁膜２０６′とする。
このとき第２のＳｉＮ膜２０７が上部にある部分では、
多結晶シリコン２０６は酸化されずに残る。次にＲＩＥ
により、第１のコンタクトホール２０９ａ、２０９ｂ内
の絶縁膜を除去し、次に第１の配線層２１０ａ、２１０
ｂを形成する（第２図）。次に全面に例えば厚さ５００
０〜８０００６ 人のＣＶ Ｄ Ｓ １０２膜からなる第１の絶縁膜２１
１を形成する。次にトランジスタのゲート電極にかかる
大きさの第２のコンタクホール２１．２ａ、２１２ｂを
ＲＩＥにより形成する。この時、多結晶シリコンと絶縁
膜とのＲＩＥのエツチング速度を違えることにより、エ
ツチングを多結晶シリコン層２０６でとめることができ
る（第３図）。次に、第２のコンタクトホール２１２ａ
。
多結晶シリコン２０６は酸化されずに残る。次にＲＩＥ
により、第１のコンタクトホール２０９ａ、２０９ｂ内
の絶縁膜を除去し、次に第１の配線層２１０ａ、２１０
ｂを形成する（第２図）。次に全面に例えば厚さ５００
０〜８０００６ 人のＣＶ Ｄ Ｓ １０２膜からなる第１の絶縁膜２１
１を形成する。次にトランジスタのゲート電極にかかる
大きさの第２のコンタクホール２１．２ａ、２１２ｂを
ＲＩＥにより形成する。この時、多結晶シリコンと絶縁
膜とのＲＩＥのエツチング速度を違えることにより、エ
ツチングを多結晶シリコン層２０６でとめることができ
る（第３図）。次に、第２のコンタクトホール２１２ａ
。
２１２ｂ内の多結晶シリコン層２０６を除去する。
次に、層２０６，２１４間絶縁用の第２の絶縁膜２１３
を（堆積、方向性エツチングにより）第２のコンタクト
ホールの側面に形成し、次に第２のコンタクトホール底
部の絶縁膜２０４等を除去し、例えば厚さ８０００〜１
０００人のＡｌｌからなる第２の配線層２１４を形成し
、拡散層との電気的接続をとる（第４図）。
を（堆積、方向性エツチングにより）第２のコンタクト
ホールの側面に形成し、次に第２のコンタクトホール底
部の絶縁膜２０４等を除去し、例えば厚さ８０００〜１
０００人のＡｌｌからなる第２の配線層２１４を形成し
、拡散層との電気的接続をとる（第４図）。
以上のような工程によれば、従来の技術において問題と
なった第２のコンタクトホールとゲート電極との間の合
わせ余裕をとることなく、第２の配線層と拡散層との間
の電気的接続をとることが７ 可能となる。
なった第２のコンタクトホールとゲート電極との間の合
わせ余裕をとることなく、第２の配線層と拡散層との間
の電気的接続をとることが７ 可能となる。
本実施例によれば、第２の配線層２１４とトランジスタ
２００ａ、２００ｂの拡散層との間の接続をとる際に、
第２のコンタクホール２１２ａ。
２００ａ、２００ｂの拡散層との間の接続をとる際に、
第２のコンタクホール２１２ａ。
２１２ ｂ ｌ−ランジスタのゲート電極２０３ａ。
２０３ｂとの間の合わせ余裕をとらずに、電気的接続を
とることが可能となる。また、第１の配線層２］Ｏａ、
２１０ｂと拡散層との接続および第２の配線層２１４と
拡散層との電気的接続を、そのコンタクトホールとトラ
ンジスタのゲート電極２０３ａ、２０３ｂとの間の合わ
せ余裕をとることなしに共にとることが可能となる。
とることが可能となる。また、第１の配線層２］Ｏａ、
２１０ｂと拡散層との接続および第２の配線層２１４と
拡散層との電気的接続を、そのコンタクトホールとトラ
ンジスタのゲート電極２０３ａ、２０３ｂとの間の合わ
せ余裕をとることなしに共にとることが可能となる。
なお本発明は上記実施例に限られず種々の応用が可能で
ある。例えば上記実施例において、第１のコンタクトホ
ールの開孔後、水蒸気雰囲気中での酸化を行なっている
が、逆に水蒸気雰囲気中での酸化後に、第１のコンタク
トホールの開孔を行なってもよい。また、第１のコンタ
クトホールの開孔および第１の配線層の形成工程は必ら
ずしも必要ではなく、省略してもよい。また、第２のコ
８ ンタクトホール内の多結晶シリコンを除去した後の工程
を以下のようにしてやってもよい。すなわち、第２のコ
ンタクトホール内の多結晶シリコン２０６を除去する際
、コンタクトホール内に第１のＳｉＮ層２０５が残るよ
うにしてやる。次に、例えば８００〜９５０℃の水蒸気
雰囲気中で酸化をおこなう。このとき、第２のコンタク
トホール底部には、第１のＳｉＮ膜２０５があるため基
板は酸化されないが、第２のコンタクトホール内に露出
している多結晶シリコン層２０６は酸化されるため、該
層２０６が酸化されたＳｉＯ３膜２０６′が第２のコン
タクトホール部に形成される（第５図）。次に、第２の
コンタクトホール内のＳｉＮ膜２０５とその下の酸化膜
２０４を除去し、次に第２の配線層２１４を形成し、拡
散層２１６との間に電気的接続をとる。この場合、第２
のコンタクトホール内では、ＳｉＯ２膜２０６′がある
ため、第２の配線層２１４と多結晶シリコン層２０６と
の間のショートはおこらない（第６図）。また、第２の
ＳｉＮ膜のパターン９ により、多結晶シリコン層２０６と第２の配線層２１４
とのショートが問題がない場合には、上記の８００〜９
５０℃の水蒸気雰囲気での酸化工程は省略してもよい。
ある。例えば上記実施例において、第１のコンタクトホ
ールの開孔後、水蒸気雰囲気中での酸化を行なっている
が、逆に水蒸気雰囲気中での酸化後に、第１のコンタク
トホールの開孔を行なってもよい。また、第１のコンタ
クトホールの開孔および第１の配線層の形成工程は必ら
ずしも必要ではなく、省略してもよい。また、第２のコ
８ ンタクトホール内の多結晶シリコンを除去した後の工程
を以下のようにしてやってもよい。すなわち、第２のコ
ンタクトホール内の多結晶シリコン２０６を除去する際
、コンタクトホール内に第１のＳｉＮ層２０５が残るよ
うにしてやる。次に、例えば８００〜９５０℃の水蒸気
雰囲気中で酸化をおこなう。このとき、第２のコンタク
トホール底部には、第１のＳｉＮ膜２０５があるため基
板は酸化されないが、第２のコンタクトホール内に露出
している多結晶シリコン層２０６は酸化されるため、該
層２０６が酸化されたＳｉＯ３膜２０６′が第２のコン
タクトホール部に形成される（第５図）。次に、第２の
コンタクトホール内のＳｉＮ膜２０５とその下の酸化膜
２０４を除去し、次に第２の配線層２１４を形成し、拡
散層２１６との間に電気的接続をとる。この場合、第２
のコンタクトホール内では、ＳｉＯ２膜２０６′がある
ため、第２の配線層２１４と多結晶シリコン層２０６と
の間のショートはおこらない（第６図）。また、第２の
ＳｉＮ膜のパターン９ により、多結晶シリコン層２０６と第２の配線層２１４
とのショートが問題がない場合には、上記の８００〜９
５０℃の水蒸気雰囲気での酸化工程は省略してもよい。
［発明の効果］
以上説明した如く本発明によれば、ＭＯＳトランジスタ
ーの配線層とこのトランジスタの拡散層との間電気的を
とる際に、ゲート電極とコンタクトホールとの間の合わ
せ余裕をとらずに済む等の利点が得られるものである。
ーの配線層とこのトランジスタの拡散層との間電気的を
とる際に、ゲート電極とコンタクトホールとの間の合わ
せ余裕をとらずに済む等の利点が得られるものである。
第１図ないし第４図は本発明の一実施例の工程図、第５
図及び第６図は同地の実施例の工程説明図、第７図ない
し第１４図は従来方法の工程図である。 ２００ａ、２００ｂ−ＭＯＳトランジスター２０１・・
・Ｐ型基板、２０２・・・第１の絶縁膜、２０３ａ、２
０３ｂ−・・ゲート電極、２０４ ・・・酸化膜、２０
５．２０７・・・ＳｉＮ膜（耐酸化性絶縁膜）、２０６
・・・多結晶シリコン膜、２０６′・・・酸０ 化部、２０８−Ｂ Ｐ Ｓ Ｇ膜、２１６ａ、２１６ｄ
・・・Ｎ型拡散層、２１７・・・フィールド酸化膜。
図及び第６図は同地の実施例の工程説明図、第７図ない
し第１４図は従来方法の工程図である。 ２００ａ、２００ｂ−ＭＯＳトランジスター２０１・・
・Ｐ型基板、２０２・・・第１の絶縁膜、２０３ａ、２
０３ｂ−・・ゲート電極、２０４ ・・・酸化膜、２０
５．２０７・・・ＳｉＮ膜（耐酸化性絶縁膜）、２０６
・・・多結晶シリコン膜、２０６′・・・酸０ 化部、２０８−Ｂ Ｐ Ｓ Ｇ膜、２１６ａ、２１６ｄ
・・・Ｎ型拡散層、２１７・・・フィールド酸化膜。
Claims (9)
- （１）半導体主面に、第１の絶縁膜にくるまれたゲート
電極を持つＭＯＳトランジスターを形成する工程と、前
記ＭＯＳトランジスターが形成された半導体主面上に下
層から、第２の絶縁膜、第１の耐酸化性絶縁膜、多結晶
シリコン膜を積層した複合膜を形成する工程と、前記多
結晶シリコン膜上でコンタクトホール形成予定部を少な
くとも含む領域に第２の耐酸化性絶縁膜を形成する工程
と、全面にＢＰＳＧ膜を形成する工程と、水蒸気雰囲気
中で酸化し第２の耐酸化性絶縁膜におおわれていない多
結晶シリコン膜を酸化する工程と、全面に第３の絶縁膜
を形成する工程と、前記ゲート電極にかかる大きさのコ
ンタクトホールを第３の絶縁膜中およびＢＰＳＧ膜中に
形成する工程と、前記コンタクトホール内の前記複合膜
を除去する工程と、前記コンタクトホールを通じて、前
記ＭＯＳトランジスターの拡散層と電気的接続を持つ配
線層を形成する工程とを具備したことを特徴とする半導
体装置の製造方法。 - （２）半導体主面に、第１の絶縁膜にくるまれたゲート
電極を持つＭＯＳトランジスターを形成する工程と、前
記ＭＯＳトランジスターが形成された半導体主面上に下
層から、第２の絶縁膜、第１の耐酸化性絶縁膜、多結晶
シリコン膜を積層した複合膜を形成する工程と、前記多
結晶シリコン膜上でコンタクトホール形成予定部を少な
くとも含む領域に第２の耐酸化性絶縁膜を形成する工程
と、全面にＢＰＳＧ膜を形成する工程と、水蒸気雰囲気
中で酸化し第２の耐酸化性絶縁膜におおわれていない多
結晶シリコン膜を酸化する工程と、全面に第３の絶縁膜
を形成する工程と、前記ゲート電極にかかる大きさのコ
ンタクトホールを第３の絶縁膜中およびＢＰＳＧ膜中に
形成する工程と、前記コンタクトホール内の前記複合膜
を除去する工程と、前記コンタクトホール内の側面に第
４の絶縁膜を形成する工程と、前記コンタクトホールを
通じて、前記ＭＯＳトランジスターの拡散層と電気的接
続を持つ配線層を形成する工程とを具備したことを特徴
とする半導体装置の製造方法。 - （３）半導体主面に、第１の絶縁膜にくるまれたゲート
電極を持つＭＯＳトランジスターを形成する工程と、前
記ＭＯＳトランジスターが形成された半導体主面上に下
層から、第２の絶縁膜、第１の耐酸化性絶縁膜、多結晶
シリコン膜を積層した複合膜を形成する工程と、前記多
結晶シリコン膜上でコンタクトホール形成予定部を少な
くとも含む領域に第２の耐酸化性絶縁膜を形成する工程
と、全面にＢＰＳＧ膜を形成する工程と、水蒸気雰囲気
中で酸化し第２の耐酸化性絶縁膜におおわれていない多
結晶シリコン膜を酸化する工程と、全面に第３の絶縁膜
を形成する工程と、前記ゲート電極にかかる大きさのコ
ンタクトホールを第３の絶縁膜中およびＢＰＳＧ膜中に
形成する工程と、前記コンタクトホール内の多結晶シリ
コン膜を除去する工程と、該コンタクトホール内の側面
にある該多結晶ンリコン膜を酸化しまた前記コンタクト
ホール内の第１の耐酸化性絶縁膜、第２の絶縁膜を除去
する工程と、前記コンタクトホールを通じて、ＭＯＳト
ランジスターの拡散層と電気的接続を持つ配線層を形成
する工程とを具備したことを特徴とする半導体装置の製
造方法。 - （４）半導体主面に、第１の絶縁膜にくるまれたゲート
電極を持つＭＯＳトランジスターを形成する工程と、前
記ＭＯＳトランジスターが形成された半導体主面に下層
から、第２の絶縁膜、第１の耐酸化性絶縁膜、多結晶シ
リコン膜を積層した複合膜を形成する工程と、前記多結
晶シリコン膜上で第２のコンタクトホール形成予定部を
少なくとも含む領域に第２の耐酸化性絶縁膜を形成する
工程と、全面にＢＰＳＧ膜を形成する工程と、第１のコ
ンタクトホールを前記ＢＰＳＧ膜中に形成する工程と、
水蒸気雰囲気中で酸化し前記第２の耐酸化性絶縁膜にお
おわれていない多結晶シリコン膜を酸化する工程と、第
１のコンタクトホール内の絶縁膜を除去する工程と、前
記第１のコンタクトホールを通じて、ＭＯＳトランジス
ターの拡散層と電気的接続を持つ第１の配線層を形成す
る工程と、全面に第３の絶縁膜を形成する工程と、ゲー
ト電極にかかる大きさの第２のコンタクホールを第３の
絶縁膜とＢＰＳＧ膜中に形成する工程と、第２のコンタ
クトホール内の複合膜を除去する工程と、前記第２のコ
ンタクトホールを通じて、ＭＯＳトランジスターの拡散
層と電気的接続を持つ第２の配線層を形成する工程とを
具備したことを特徴とする半導体装置の製造方法。 - （５）前記第１のコンタクトホールがゲート電極にかか
る大きさを持つことを特徴とする請求項４に記載の半導
体装置の製造方法。 - （６）半導体主面に、第１の絶縁膜にくるまれたゲート
電極を持つＭＯＳトランジスターを形成する工程と、前
記ＭＯＳトランジスターが形成された半導体主面上に下
層から、第２の絶縁膜、第１の耐酸化性絶縁膜、多結晶
シリコン膜を積層した複合膜を形成する工程と、前記多
結晶シリコン膜上で第２のコンタクトホール形成予定部
を少なくとも含む領域に第２の耐酸化性絶縁膜を形成す
る工程と、全面にＢＰＳＧ膜を形成する工程と、第１の
コンタクトホールを前記ＢＰＳＧ膜中に形成する工程と
、水蒸気雰囲気中で酸化し前記第２の耐酸化性絶縁膜に
おおわれていない多結晶シリコン膜を酸化する工程と、
第１のコンタクトホール内の絶縁膜を除去する工程と、
前記第１のコンタクトホールを通じて、ＭＯＳトランジ
スターの拡散層と電気的接続を持つ第１の配線層を形成
する工程と、全面に第３の絶縁膜を形成する工程と、ゲ
ート電極にかかる大きさの第２のコンタクトホールを第
３の絶縁膜とＢＰＳＧ膜中に形成する工程と、前記第２
のコンタクトホール内の複合膜を除去する工程と、前記
コンタクトホール内の側面に第４の絶縁膜を形成する工
程と、前記第２のコンタクトホールを通じて、ＭＯＳト
ランジスターの拡散層と電気的接続を持つ第２の配線層
を形成する工程とを具備したことを特徴とする半導体装
置の製造方法。 - （７）前記第１のコンタクトホールがゲート電極にかか
る大きさを持つことを特徴とする請求項６に記載の半導
体装置の製造方法。 - （８）半導体主面に、第１の絶縁膜にくるまれたゲート
電極を持つＭＯＳトランジスターを形成する工程と、前
記ＭＯＳトランジスターが形成された半導体主面上に下
層から、第２の絶縁膜、第１の耐酸化性絶縁膜、多結晶
シリコン膜を積層した複合膜を形成する工程と、前記多
結晶シリコン膜上で第２のコンタクトホール形成予定部
を少なくとも含む領域に第２の耐酸化性絶縁膜を形成す
る工程と、全面にＢＰＳＧ膜を形成する工程と、第１の
コンタクトホールを前記ＢＰＳＧ膜中に形成する工程と
、水蒸気雰囲気中で酸化し前記第２の耐酸化性絶縁膜に
おおわれていない多結晶シリコン膜を酸化する工程と、
前記第１のコンタクトホール内の絶縁膜を除去する工程
と、前記第１のコンタクトホールを通じて、ＭＯＳトラ
ンジスターの拡散層と電気的接続を持つ第１の配線層を
形成する工程と、全面に第３の絶縁膜を形成する工程と
、ゲート電極にかかる大きさの第２のコンタクトホール
を第３の絶縁膜とＢＰＳＧ膜中に形成する工程と、前記
第２のコンタクトホール内の前記多結晶シリコン膜を除
去する工程と、前記コンタクトホール内の側面にある多
結晶シリコン膜を酸化しまた前記コンタクトホール内の
第１の耐酸化性絶縁膜、第２の絶縁膜を除去する工程と
、前記第２のコンタクトホールを通じて、ＭＯＳトラン
ジスターの拡散層と電気的接続を持つ第２の配線層を形
成する工程とを具備したことを特徴とする半導体装置の
製造方法。 - （９）前記第１のコンタクトホールがゲート電極にかか
る大きさを持つことを特徴とする請求項８に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258152A JPH03120728A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258152A JPH03120728A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120728A true JPH03120728A (ja) | 1991-05-22 |
Family
ID=17316247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1258152A Pending JPH03120728A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275714B1 (ko) * | 1992-12-10 | 2001-01-15 | 윤종용 | 반도체장치 및 그 제조방법 |
-
1989
- 1989-10-03 JP JP1258152A patent/JPH03120728A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275714B1 (ko) * | 1992-12-10 | 2001-01-15 | 윤종용 | 반도체장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63288047A (ja) | 半導体装置及びその製造方法 | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| JPH04348070A (ja) | 半導体装置及びその製造方法 | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP2768758B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| JPH01215060A (ja) | メモリ装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0666438B2 (ja) | 半導体装置の製造方法 | |
| JPH0281470A (ja) | 半導体装置の製造方法 | |
| JP3106549B2 (ja) | 半導体装置の製造方法 | |
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JPH0551182B2 (ja) | ||
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63244757A (ja) | 半導体装置の製造方法 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS6231176A (ja) | 積層型半導体装置 | |
| JPH073825B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPS6116575A (ja) | 半導体メモリ装置の製造方法 | |
| JPH0210771A (ja) | 半導体装置 | |
| JPH05190861A (ja) | 不揮発性半導体装置およびその製造方法 |