JPH03121692A - 画像処理用半導体メモリ - Google Patents
画像処理用半導体メモリInfo
- Publication number
- JPH03121692A JPH03121692A JP26049589A JP26049589A JPH03121692A JP H03121692 A JPH03121692 A JP H03121692A JP 26049589 A JP26049589 A JP 26049589A JP 26049589 A JP26049589 A JP 26049589A JP H03121692 A JPH03121692 A JP H03121692A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- luminance signal
- color difference
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000001934 delay Effects 0.000 claims abstract description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像処理用半導体メモリに関し、特に時分割に
入力された、コンポジットビデオ信号をデコードして得
られた輝度信号と色差信号とを並列化して出力する画像
処理用半導体メモリに関する。
入力された、コンポジットビデオ信号をデコードして得
られた輝度信号と色差信号とを並列化して出力する画像
処理用半導体メモリに関する。
従来、この種の画像処理用半導体メモリは、第２図に示
すように、時分割に入力された、コンポジットビデオ信
号をデコードして得られた輝度信号と色差信号とを一時
記憶し出力するメモリ回路１と、このメモリ回路１から
の輝度信号ＳＹＩ と色差信号Ｓｃとを並列化してあた
かも同時に入力された信号の様に出力する為に、出力さ
れた輝度信号ＳＹｌと色差信号ＳＣとの時間的なずれを
一定量だけ補正する遅延回路２Ａとを有する構成となっ
ていた。
すように、時分割に入力された、コンポジットビデオ信
号をデコードして得られた輝度信号と色差信号とを一時
記憶し出力するメモリ回路１と、このメモリ回路１から
の輝度信号ＳＹＩ と色差信号Ｓｃとを並列化してあた
かも同時に入力された信号の様に出力する為に、出力さ
れた輝度信号ＳＹｌと色差信号ＳＣとの時間的なずれを
一定量だけ補正する遅延回路２Ａとを有する構成となっ
ていた。
上述した従来の画像処理用半導体メモリは、遅延回路２
Ａによシ補正する遅延時間が固定された構成となってい
るので、遅延回路２Ａの遅延時間が製造条件や外囲条件
等によって最適でない状態になった時に、この遅延時間
を最適になる様に調整することが困難であるという欠点
がある。
Ａによシ補正する遅延時間が固定された構成となってい
るので、遅延回路２Ａの遅延時間が製造条件や外囲条件
等によって最適でない状態になった時に、この遅延時間
を最適になる様に調整することが困難であるという欠点
がある。
本発明の目的は、遅延回路の遅延時間が最適埴からずれ
た時に、容易に最適値とすることができる画像処理用半
導体メモリを提供することにある。
た時に、容易に最適値とすることができる画像処理用半
導体メモリを提供することにある。
本発明の画像処理用半導体メモリは、コンポジットビデ
オ信号をデコードして得られた輝度信号と色差信号とを
一時記憶し出力するメモリ回路と、外部からの制御信号
によシ制御できる遅延時間をもち前記メモリ回路からの
輝度信号及び色差信号の少なくとも一方を所定の時間だ
け遅延させる遅延回路とを有している。
オ信号をデコードして得られた輝度信号と色差信号とを
一時記憶し出力するメモリ回路と、外部からの制御信号
によシ制御できる遅延時間をもち前記メモリ回路からの
輝度信号及び色差信号の少なくとも一方を所定の時間だ
け遅延させる遅延回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
この実施例は、コンポジットビデオ信号ラブコードして
得られた輝度信号と色差信号とを一時記憶し出力するメ
モリ回路ｌと、Ｄフリップフロップ２１Ａ、２１８及び
セレクタ２２を備え外部からの制御信号ＣＮＴにより制
御できる遅延時間をもちメモリ回路１からの輝度信号Ｓ
Ｙｌ及び色差信号Ｓｃの一方の輝度信号ＳＹ０を所定の
時間だけ遅延させる遅延回路２とを有する構成となって
いる。
得られた輝度信号と色差信号とを一時記憶し出力するメ
モリ回路ｌと、Ｄフリップフロップ２１Ａ、２１８及び
セレクタ２２を備え外部からの制御信号ＣＮＴにより制
御できる遅延時間をもちメモリ回路１からの輝度信号Ｓ
Ｙｌ及び色差信号Ｓｃの一方の輝度信号ＳＹ０を所定の
時間だけ遅延させる遅延回路２とを有する構成となって
いる。
メモリ回路１から出力された輝度信号ＳＹＩは、クロッ
ク信号ＣＫの立上りによりＤフリップフロラフ２１Ａか
ら出力され、クロック信号ＣＫの次の立上シでＤクリッ
プフロック２１Ｂから出力される。つまＪＤノリッグフ
ロップ２１Ａの出力端とＤフリップフロック２１Ｂの出
力端とはクロック信号ＣＫの１サイクル分の遅延差があ
シ、セレクタ２２によりこれらＤフリップフロップ２１
Ａ。
ク信号ＣＫの立上りによりＤフリップフロラフ２１Ａか
ら出力され、クロック信号ＣＫの次の立上シでＤクリッ
プフロック２１Ｂから出力される。つまＪＤノリッグフ
ロップ２１Ａの出力端とＤフリップフロック２１Ｂの出
力端とはクロック信号ＣＫの１サイクル分の遅延差があ
シ、セレクタ２２によりこれらＤフリップフロップ２１
Ａ。
２１Ｂの出力信号を切換えることにより輝度信号ＳＹ□
に対する遅延時間を最適になる様に調整することができ
る。
に対する遅延時間を最適になる様に調整することができ
る。
この実施例は、２つの遅延時間を切換えるという最も単
純な例を示したものであるが、更に多くのＤフリップ７
０ツブ金設は更に多くの遅延時間を切換えるようにすれ
ば、よシ正確に遅延時間を調整することができる。
純な例を示したものであるが、更に多くのＤフリップ７
０ツブ金設は更に多くの遅延時間を切換えるようにすれ
ば、よシ正確に遅延時間を調整することができる。
また、制御信号ＣＮＴで遅延時間を切換えるようにして
いるが、クロック信号ＣＫの周波数を変えることによっ
ても遅延時間を調整することができる。
いるが、クロック信号ＣＫの周波数を変えることによっ
ても遅延時間を調整することができる。
また、輝度信号ＳＹ１に対してのみ遅延回路２を設けた
が、色差信号Ｓ。に対してのみ、又は輝度信号ＳＹ□及
び色差信号Ｓｃの両方に対して遅延回路を設けることも
できる。
が、色差信号Ｓ。に対してのみ、又は輝度信号ＳＹ□及
び色差信号Ｓｃの両方に対して遅延回路を設けることも
できる。
なお、この実施例においては、遅延回路をＤフリップフ
ロップヒセレクタとで構成しているが、その他の遅延素
子、例えばインバータやシフトレジスタ等を使用して構
成することもできる。
ロップヒセレクタとで構成しているが、その他の遅延素
子、例えばインバータやシフトレジスタ等を使用して構
成することもできる。
以上説明したように本発明は、外部からの制御信号によ
シ遅延時間を切換えることができる遅延回路を設け、こ
の遅延回路によシ輝度信号及び色差信号の少なくとも一
方を遅延させる構成とすることによシ、輝度信号及び色
差信号に対する遅延時間を容易に最適値とすることがで
きる効果がある。
シ遅延時間を切換えることができる遅延回路を設け、こ
の遅延回路によシ輝度信号及び色差信号の少なくとも一
方を遅延させる構成とすることによシ、輝度信号及び色
差信号に対する遅延時間を容易に最適値とすることがで
きる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の画像処理用半導体メモリの一例を示すブロック図
である。 １・・・メモリ回路、２．２Ａ・・・遅延回路、２１Ａ
２１Ｂ・・・Ｄフリップ７０ツブ、２２・・・セレクタ
。
従来の画像処理用半導体メモリの一例を示すブロック図
である。 １・・・メモリ回路、２．２Ａ・・・遅延回路、２１Ａ
２１Ｂ・・・Ｄフリップ７０ツブ、２２・・・セレクタ
。
Claims (1)
- コンポジットビデオ信号をデコードして得られた輝度信
号と色差信号とを一時記憶し出力するメモリ回路と、外
部からの制御信号により制御できる遅延時間をもち前記
メモリ回路からの輝度信号及び色差信号の少なくとも一
方を所定の時間だけ遅延させる遅延回路とを有すること
を特徴とする画像処理用半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260495A JP2918927B2 (ja) | 1989-10-04 | 1989-10-04 | 画像処理用半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260495A JP2918927B2 (ja) | 1989-10-04 | 1989-10-04 | 画像処理用半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03121692A true JPH03121692A (ja) | 1991-05-23 |
| JP2918927B2 JP2918927B2 (ja) | 1999-07-12 |
Family
ID=17348762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260495A Expired - Fee Related JP2918927B2 (ja) | 1989-10-04 | 1989-10-04 | 画像処理用半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918927B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331380A (ja) * | 1986-07-25 | 1988-02-10 | Mitsubishi Electric Corp | 磁気録画再生装置 |
| JPS6331390A (ja) * | 1986-07-25 | 1988-02-10 | Canon Inc | 画像メモリ装置 |
-
1989
- 1989-10-04 JP JP1260495A patent/JP2918927B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331380A (ja) * | 1986-07-25 | 1988-02-10 | Mitsubishi Electric Corp | 磁気録画再生装置 |
| JPS6331390A (ja) * | 1986-07-25 | 1988-02-10 | Canon Inc | 画像メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2918927B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03121692A (ja) | 画像処理用半導体メモリ | |
| JPS61139174A (ja) | 倍速変換装置 | |
| US4631575A (en) | Charge transfer device for forming desired color difference signals | |
| JPH0774654A (ja) | 多重化回路 | |
| EP0290183B1 (en) | Pal video signal processing device | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JPH02183621A (ja) | クロック選択回路 | |
| JPH073727Y2 (ja) | 画信号補整装置 | |
| EP0341989A2 (en) | Apparatus for simultaneously outputting plural image signals derived from a video signal, comprising a single digital-to- analogue converter | |
| KR0186178B1 (ko) | 샘플링 주파수 변환 필터회로 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| JPH04305693A (ja) | 液晶ディスプレイ装置 | |
| JPS62122492A (ja) | ビデオ信号処理回路 | |
| KR100421000B1 (ko) | 수평 동기 에러 보정 기능을 갖는 영상 처리 장치 및 그의수평 동기 에러 보정 방법 | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPH0239614A (ja) | 位相調整回路 | |
| JPH06164327A (ja) | 論理回路 | |
| JP2625778B2 (ja) | 画信号修正装置 | |
| JPH037476A (ja) | 垂直同期回路 | |
| JPH0786889A (ja) | パルス信号発生回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JPH0241018A (ja) | パルス遅延回路 | |
| JPH01112864A (ja) | 画信号修正装置 | |
| JPH04137266A (ja) | クロック信号乗せ換え回路 | |
| JPH06236164A (ja) | 表示回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |