JPH03123204A - Ｆｍ復調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 この発明は、アナログＦＭ信号をデジタル信号に変換し
て復調するように構成されたＦＭ復調器に間するもので
ある。

［従来の技術］ 時刻ｔにおけるアナログＦＭ信号をＸ　（ｔ）　　この
信号の位相を９０°Ｂ相した信号をｙ　（ｔ）としたと
き、信号Ｘ　（ｔ）を復調した信号Ｆ　（ｔ）は、で与
えられることが従来から知られている。ここおけるＦＭ
波の位相を表わし、これをφ（１）　とすれば、■式は
、 Ｆ（ｔ）−φ　（１）　　　　　　　　　　　　　　　
　　軸・　・・・■ｔ と表現できる。

第８図は上記のような復調デジタル信号処理技術を用い
てハードウェアにより実現した従来のＦＭ復調器の構成
を示すブロック回路図である。

同図において、（１）はＡ／Ｄコンバータで、入カアナ
ログＦＭ信号をサンプリング周期Ｔのデジタル信号に変
換する。（３）は９０゛穆相器で、上記Ａ／Ｄコンバー
タ（１）によりデジタル化されたＦＭ信号を９０°穆相
された信号Ｙとする。

（２）は遅延補正器で、この遅延補正器（２）は上記９
０°穆相器（３）により生じる信号Ｙの遅延時間と同じ
だけデジタルＦＭ信号を遅延させるためのもので、その
出力信号Ｘと上記９０°移相器（３）の出力信号Ｙとは
同一時刻に量子化された信号とみなすことができる。（
４）は演算器で、入力される信号Ｘ、Ｙについてｔ　ａ
　ｎ　−’　　（Ｘ／Ｙ）の演算をおこなう、この演算
器（４）および上記遅延補正器（２）　　９０°穆相器
（３）　によりＦＭ波の位相を検出する位相検出器（１
０）を構成している。

（５）は遅延器で、上記位相検出器（１０）の出力を１
サンプリング周期Ｔだけ遅延させる。（６）は減算器で
、上記演算器（４）の出力から遅延器（５）の出力を減
算する。

上記演算器（４）の構成としては、たとえば信号ＸとＹ
を人力アドレスとするＲＯＭを使用し、そのＲＯＭの内
容として（Ｘ／Ｙ）に対するアーク・タンジェントの値
を保持させておくような構成がとられる。このようにす
れば、入力信号ＸとＹに対し、その出力ｔ　ａ　ｎ　−
’　　（Ｘ／Ｙ）を得ることができる。

（７）は不連続補正器で、上記減算器（６）の出力が負
になった場合にのみ、その出力に２πを加えて出力の補
正をおこなう。（８）はＤ／Ａコンバータで、上記不連
続補正器（７）の出力をアナログ信号に変換する。

つぎに、上記構成の動作について説明する。

上記位相検出器（１０）における演算器（４）の出力は
、上述したように時刻ｔ−に−ＴにおけるＦＭ波の８相
φ（に丁）を表わすが、説明を簡単にするために、これ
をφ（Ｋ）とすれば（以下、φ（Ｋ）以外についてもこ
の記法を用いる）、遅延器（５）の出力はφ（に−１）
であり、減算器（６）の出力はφ（Ｋ）　　−φ（に−
１）であり、これを△φ（Ｋ）　　とする。

上記０式はサンプリング周期Ｔが充分小さいとき、 と近似でき、また、Ｔは一定なので、減算器（６）の出
力△φ（Ｋ）は復調信号Ｆ　（Ｋ）と相似なものとなり
、その意味で、減算器（６）の出力△φ（Ｋ）を復調信
号とみなすことができる。

ところが、アーク・タンジェントは周期関数であり、Ｘ
、Ｙの符号を考慮すると、その周期は２πである。いま
、演算器（４）を構成するＲＯＭ内のテーブルがＯから
２πまでの値をもっているとすると、本来のｔ　ａ　ｎ
　−’　　（Ｘ／Ｙ）の出力として、最初がたとえば１
．９π、次が２．１πであるとき、演算器（４）の出力
は最初がφ（に−１）子１．９πで、次がφ（Ｋ）＝０
．１πとなり、減算器（６）の出力は負になって不連続
が生じるという問題がある。

そこで、不連続補正器（７）において、上記減算器（６
）の出力が負になった場合にのみ、その出力に２πを加
えて出力の補正をおこなう。このように出力補正すれば
、不連続補正器（７）の出力に上述した不連続が生じる
ことがなくなる。以下、この不連続補正器（７）の出力
をＳ　ｏ　（Ｋ）　とする。

ついで、不連続補正器（７）の出力をＤ／Ａコンバータ
（８）　によりアナログ信号に変換することにより、Ｆ
Ｍ信号を復調した出力が得られる。

［発明が解決しようとする課題］ 従来のＦＭ復調器は以上のように構成されているので、
Ａ／Ｄコンバータ（１）に入力されるアナログＦＭ信号
が、たとえば家庭用ＶＴＲの再生輝度信号系でのＦＭ信
号のように、再生ＲＦイコライザを含む、ある特性のＦ
Ｍ伝送系を通過した結果、下側波が強調され、上側波が
抑圧されたアンバランスなＦＭ波である場合には、黒か
ら白に立ち上がるべき部分で、黒に落ち込んでしまうこ
とがあり、このことは実験でも確かめられている。

このようなＦＭ波をそのままＤ／Ａコンバータ（８）を
介して画像として出力とすると、黒く破れたように見え
、きわめてみにくい画像となる。

このような現象は、従来のアナログＦＭ復調において「
反転現象」と呼ばれているものであるが、以下、デジタ
ル復調においても「反転現象」と呼ぶことにする。

この「反転現象」について、図を用いて説明する。変調
信号が第９図のような正弦波であるとすると、これをＦ
Ｍ復調したときのＦＭ波は第１０図に示すようになる。

この第１０図のＦＭ波の下側波が強調され、ノイズが付
加されると、第１１図に示すように、ゼロクロス点が消
失するような波形となることがある。

このように歪んだＦＭ波が入力されると、位相検出器（
ｌＯ）の出力φ（Ｋ）は、ＦＭ波の位相と一致しないこ
とがある。すなわち、本来、位相検出器（１０）の出力
φ（Ｋ）はＦＭ波の位相を表わすので、ｓｉｎφ（Ｋ）
となり、入力ＦＭ波と相似形となるはずであるけれども
、第１１図に示すような歪んだＦＭ波が入力されると、
ｓｉｎφ（に）が第１２図のようになることがある。こ
のような場合、Ｄ／Ａコンバータ（８）から出力される
復調信号は、第１３図に示すようになり、反転現象を起
こすことになる。これは、位相φ（Ｋ）を求めた時点で
、ｓｉｎφ（Ｋ）の波形が入力ＦＭ波とくらべて、−周
期を欠いたようになっているのが直接の原因である。

この発明は上記のような問題点を解消するためになされ
たもので、反転現象を防止して、見やすい画像を得るこ
とができるＦＭ復調器を提供することを目的とする。

［課題を解決するための手段］ この発明に係るＦＭ復調器は、入力ＦＭ波の位相を検出
し、その位相の差分値を得る一方、上記検出位相が入力
ＦＭ波の位相を正しく表わしているか否かを判定して、
正しく表わしていない場合、上記差分値を補正したのち
、出力するように構成したことを特徴とする。

［作用］ この発明によれば、人力ＦＭ波の位相を検出して、その
検出位相が入力ＦＭ波の位相を正しく表わしている場合
、その位相の差分値を復調信号として出力するとともに
、上記検出位相が入力ＦＭ波の位相を正しく表わしてい
ない場合、上記差分値を補正して出力することにより、
歪んだＦＭ波が人力された場合でも、反転現象を生じる
ことなく、見やすい画像を得ることができる。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例によるＦＭ復調器の構成を
示すブロック回路図であり、同図において、（１）〜（
８）および（ｌＯ）は第８図に示す従来例と同一の構成
であるため、該当部分に同一の符号を付して、それらの
説明を省略する。

第１図において、（１１）は第１の検知器で、位相検出
器（１０）の出力信号φ（Ｋ）に対して、ｓｉｎφ（Ｋ
）の増減を検知する。（１２）は第２の検知器で、遅延
補正器（２）の出力信号Ｘの増減を検知する。

（１３）は制御信号発生器で、上記第１の検知器（１１
）の出力と第２の検知器（１２）の出力とが２度続けて
一致しない場合に有意の信号「１」を出力し、そうでな
い場合に無意の信号「０」を出力する。この制御信号発
生器（１３）と上記第１、第２の検知器（ｕ）　、　（
１２）とにより、反転現象が生じるようなサンプリング
点を検出する反転位置検出器（１４）を構成している。

（１５）は反転補正器で、上記制御信号発生器（１３）
の出力信号が有意「１」のとき、不連続補正器（７）の
出力の連続する２サンプルのうち、最初のサンプルにπ
を加算し、次のサンプルからπを減算し、また、無意「
０」のとき、なんらの処理をもおこなわない。

つぎに、上記構成の動作について説明する。

Ａ／Ｄコンバータ（１）によりデジタル化されたＦＭ信
号は９０９穆相器（３）により９０°穆相された信号Ｙ
となる。一方、Ａ／Ｄコ−ンパータ（１）の出力は遅延
補正器（２）に入力されて、上記９０″容相器（３）に
より生じる信号Ｙの遅延時間と同じたけ遅延される。し
たがって、時刻１＝に−Ｔにおける遅延補正器（２）の
出力Ｘ（に）を、Ｘ（Ｋ）＝Ａｓｉｎφ（Ｋ）とすると
、９０＠移相器（３）の出力Ｙ　（Ｋ）は、Ｙ　（Ｋ）
　＝　Ａ　ｃｏｓφ（Ｋ）　となる。

演算器（４）は上記遅延補正器（２）の出力Ｘ（に）と
９０°移相器（３）の出力Ｙ（に）について、φ（Ｋ）
＝ｔａｎ−’（Ｘ（に）／Ｙ（に））を演算して出力す
る。ここで、アーク・タンジェントは周期関数であり、
Ｘ（に）　、　Ｙ　（Ｋ）の符号を考慮すると、その周
期は２πである。したがって、φ（に）−φｏ（Ｋ）ｎ
ｏｄ　　２π　　・・・・・・■となる。

すなわち、位相検出器（ｌＯ）によりＦＭ波の位相が求
まる。

ついで、この位相検出器（１０）の出力は遅延器（５）
に入力されて、１サンプリング周期だけ遅延され、減算
器（６）は上記位相検出器（ｌＯ）の出力φ（に）から
、この遅延器（５）の出力φ（Ｋ−１）を減算して、Δ
φ（Ｋ）子φ（Ｋ）−φ（Ｋ−１）を出力する。

つづいて、不連続補正器（７）は減算器（６）の出力△
φ（に）が負になワた場合にのみ、その出力に２πを加
算して出力する。これらの位相検出器（１Ｇ）、遅延器
（５）、減算器（６）および不連続補正器（７）の動作
は従来例と同様であり、不連続補正器（７）からＦＭ波
の位相の差分Ｓｏ（に）が出力される。

ところで、上記■式がつねに成り立っていれば、Ｗ（Ｋ
）ｗｓｉｎφ（に）と遅延補正器（２）の出力Ｘ（に）
ｗＡｓｉｎφｏ　（Ｋ）は相似形になるはずであるけれ
ども、既述したように、たとえば家庭用ＶＴＲの再生輝
度信号系のＦＭ波のように、下側波が強調され、ノイズ
が付加されているような場合には上記■式が成り立たず
、第１１図のような歪んだ入力Ｆ　ＭＩＸ　（に）に対
して、ｓｉｎφ（に）が第１２図に示すように、−周期
欠けたような波形になることがある。

ところが、たとえば、ＦＭ波が５．４ＭＨｚ〜７．０Ｍ
Ｈｚで、サンプリング周波数が１４．３ＭＨｚのときに
おいて、ＦＭ波の一周期に含まれるサンプリング点はほ
ぼ２点であり、上記のような場合、■式を満たさないよ
うなφ（に）が２回続けて出力されることはない。これ
は実験でも確かめられている。

すなわち、連続する３つのサンプリング点φ（１）、φ
（２）、φ（３）のうち、φ（２）が■式を満たしてい
ない場合でも、φ（１）、φ（３）は■式を満たしてい
ると考えられる。このとき、Ｘ（に）の波形とｓｉｎφ
（Ｋ）の波形の関係としては、つぎの２通りが考えられ
る。

その１つは、第２図（ａ）　、　（ｂ）に示すように、
Ｘ　（２）　−Ｘ　（１）≦Ｏ，Ｘ（３）−Ｘ（２）≧
０ｓｉｎφ（２）−ｓｉｎφ（１）≧０ ｓｉｎφ（３）　−５ｉｎφ（２）≦０　　−−−−−
−■となる場合で、もう１つは第３図（ａ）　、　（ｂ
）に示すように、 Ｘ　（２）　−Ｘ　（１）≧０、Ｘ　（３）　　−Ｘ　
（２）≦０ｓｉｎφ（２）−ｓｉｎφ（１）≦０ ｓｉｎφ（３）−ｓｉｎφ（２）≧０　　−−−−−・
■となる場合である。

いずれの場合も、ｓｉｎφ（Ｋ）の方が一周期抜けたよ
うな波形になっているため、■、■式のように、Ｘ　（
２）　−Ｘ　（１）　　とｓｉｎφ（２）−ｓｉｎφ（
１）　、　Ｘ　（３）　−Ｘ　（２）とｓｉｎφ（３）
　−５ｉｎφ（２）の符号がともに一致しない。

そこで、まず、第１の検知器（１１）において、ｓｉｎ
φ（Ｋ）の増減を検知し、他方、′ｓ２の検知器（１２
）においてＸ　（Ｋ）の増減を検知し、第１の検知器（
１１）の出力と第２の検知器（１２）の出力とが２回続
けて一致しない時に、制御信号発生器（１３）が有意の
信号「１」を発生して、反転補正器（１５）において、
不連続補正器（７）の出力を補正する。

次に、その補正方法について述べる。

φ（１）　　とφ（３）は■式を満たしているので、φ
（１）＝φｏ（１）　　ｎｏｄ　　２π、φ（３）＝φ
ｏ（３）　　ｎｏｄ　　２πである。そこで、いまφ（
１）＝φ０（１） とする、φ（３）＝φｏ（３）ｍｏｄ２πであるが、第
２図または第３図に示したように、Ｋ＝１からに−３の
間でＸ（Ｋ）＝Ａｓｉｎφｏ　（Ｋ）はｓｉｎφ　（Ｋ
）より一周期多い形となっているので、 φｏ（３）＝φ　（３）＋２π と考えられる。φ（２）、φ０（２）はそれぞれφ（１
）とφ（３）　　φ０（１）とφ０（３）の間の値であ
る。これを第４図に示す。したがって、φ（２）とφ０
（２）の差はおよそπ程度であると考えられる。

φｏ（２）＝φ（２）＋π　　　　　　　・・・・・・
■すなわち、φ（２）をφ（２）＋πにおきかえればＦ
Ｍ波の真の位相に近づくと考えられる。一方、この位相
φ（２）は、減算器（６）で△φ（２）　＝φ（２）−
φ（１）、Δφ（３）＝φ（３）−φ（２）を演算する
ときに使われる。

△φ（２）、△φ（３）は不連続補正器（７）に入力さ
れ、その値が負であれば、２πが加算され、それぞれＳ
ｏ　（２）　、　Ｓｏ　（３）となる、したがって、φ
（２）をφ（２）＋πにおきかえるという処理は、不連
続補正器（７）の出力の連続する２サンプルＳｏ　（２
）　、　Ｓｏ　（３）をそれぞれ、５ｏ（２）＋π、５
ｏ（３）−πにおきかえるという処理により実行できる
。ただし、２つの演算５ｏ（２）＋π、５ｏ（３）−π
は２πを法とする。

以上から、反転補正器（１５）は次のように動作する。

制御信号発生器（１３）から、位相φ（２）の値が正し
くないとして、有意の信号「１」が発生されると、反転
補正器（１５）は、不連続補正器（７）の出力の連続す
る２サンプルＳｏ　（２）　、　Ｓｏ　（３）をそれぞ
れ、（Ｓｏ　（２）　＋ｒｃ　）　　ｎｏｄ　　２π、
（Ｓｏ　（３）−π）ｎｏｄ　　２πにおきかえ、制御
信号発生器（１３）の出力が無意の信号「０」のときに
は、上記の処理をおこなわない。

そして、反転補正器（１５）の出力はＤ／Ａコンバータ
（８）に入力され、アナログ信号となる。

次に、位相検出器（１０）の出力信号φ（Ｋ）を入力と
し、ｓｉｎφ（Ｋ）の増減を検知する上記第１の検知器
（１１）の作用と構成例について説明する。

第５図は、φ（Ｋ−１）　、φ（に）の値に対するｓｉ
ｎφ（Ｋ）−ｓｉｎφ（トｌ）の値の正負を表わしてい
る。この第５図の表に従って、ｓｉｎφ（Ｋ）−ｓｉｎ
φ（に−１）が正のときは「０」、負のときは「１」を
出力するように構成すれば、入力されたφ（に）に対し
てｓｉｎφ（に）を演算しなくても、ｓｉｎφ（に）の
増減を検知することができる。

第６図は上記のような検知方法を実現するための第１の
検知器（１１）の−構成例を示すブロック図であり、同
図において、（２０）は分離器で、位相検出器（ｌＯ）
の出力φを、φ＝ψ＋π×δ（０≦ψくπ）の形に分離
して、δを第１の出力として出力し、ψを第２の出力と
して出力する。　（２１）および（２３）はそれぞれ遅
延器で、１方の遅延器（２１）は上記分離器（２０）の
第１の出力δを１サンプリング周期遅延し、他方の遅延
器（２３）は分離器（２０）の第２の出力ψを１サンプ
リング周期遅延する。

（２２）は遅延器（２１）の出力と分離器（２０）の第
１の出力δを人力とする排他的論理和ゲート、（２４）
は分離器（２０）の第２の出力ψと遅延器（２３）の出
力の大小を比較する第１比較器、（２５）はπの値を保
持しているメモリ、（２６）は上記メモリ（２５）の出
力πから遅延器（２３）の出力を減算する減算器、（２
７）は分離器（２０）の第２の出力ψと減算器（２６）
の出力の大小を比較する第２比較器である。

（２８）は上記第１比較器（２４）の出力と第２比較器
（２７）の出力を入力とする排他的論理和ゲート、（２
９）は上記分離器（２０）の第１の出力δと排他的論理
和ゲート（２８）の出力を入力とする排他的論理和ゲー
ト、（３０）は排他的論理和ゲート（２２）の出力にし
たがって、上記分離器（２０）の第１の出力δと排他的
論理和ゲート（２９）の出力とを切り換えるスイッチで
ある。

つぎに、上記構成の第１の検知器（１１）の動作につい
て説明する。

位相検出器（１０）から出力された信号φは、分離器（
２０）において、φ＝ψ＋πＸδ（０≦ψくπ）の形に
分離され、第２の出力ψと第１の出力δが出力される。

これは、たとえば、位相φがｎｂｉｔであるとき、最上
位ビットを第１の出力δとして出力し、下位（ｎ−１）
ビットを第２の出力ψとして出力する。

ついで、分離器（２０）の第１の出力δは遅延器（２１
）で１サンプリング周期Ｔだけ遅延される。したがって
、時刻に−Ｔにおいて、分離器（２０）の第１の出力は
δ（Ｋ）であり、遅延器（２１）の出力はδ（に−１）
である。

分離器（２０）の第１の出力δ（に）と遅延器（２１）
の出力δ（に−１）は排他的論理和ゲート（２２）に入
力され、δ（Ｋ）キδ（Ｋ−１）のとき「１」が出力さ
れ、δ（に）＝δ（Ｋ−１３のとき「０」が出力される
。

すなわち、第５図において、（φ（Ｋ−１）　＜πかつ
φ（に）≧π）または（φ（Ｋ−１）≧πかつφ（Ｋ）
くπ）のとき、排他的論理和ゲート（２２）から「１」
が出力される。排他的論理和ゲート（２２）の出力はス
イッチ（３０）の動作を制御する。

また分離器（２Ｇ）の第１の出力δ（に）は、スイッチ
（３０）の第１の入力値となり、排他的論理和ゲート（
２２）の出力が「１」の場合にスイッチ（３０）におい
て、この第１の入力値δ（Ｋ）が選択される。

他方、分Ｓ器（２０）の第２の出力ψは、遅延器（２３
）で１サンプリング周期Ｔだけ遅延される。したがって
、時刻に−Ｔにおいて、分離器（２０）の第２の出力は
ψ（に）であり、遅延器（２３）の出力はψ（Ｋ−１）
である。

分離器（２０）の第２の出力ψ（Ｋ）と遅延器（２３）
の出力ψ（Ｋ−１）とは第１比較器（２４）に入力され
、ψ（に）≧ψ（に−１）のとき「０」、ψ（に）くψ
（Ｋ−１）のとき「１」が出力される。また、遅延器（
２３）の出力ψ（に−１）は減算器（２６）に入力され
、π−ψ（Ｋ−１）が演算される。

ついで、減算器（２６）の出力π−ψ（に−１）と分離
器（２０）の第２の出力ψ（Ｋ）は第２比較器（２７）
に入力され、ψ（Ｋ）≧π−ψ（に−１）のとき「１」
、ψ（に）くπ−ψ（に−１）のとき「０」が出力され
る。

つづいて、排他的論理和ゲート（２８）において、上記
第１比較器（２４）の出力と第２比較器（２７）の出力
の排他的論理和をとる。したがって、第５図より、排他
的論理和ゲート（２８）はδ（に）工δ（Ｋ−１）＝Ｏ
の場合に、ｓｉｎφ（Ｋ）−ｓｉｎφ（Ｋ−１）が正の
とき「０」を、負のときｒｌ」を出力し、またδ（Ｋ）
＝δ（Ｋ−１）　＝　１の場合に、ｓｉｎφ（に）−ｓ
ｉｎφ（に−１）が正のとき「１」を、負のとき「Ｏ」
を出力する。

この排他的論理和ゲート（２８）の出力と分ｍ器（２０
）の第１の出力δ（に）とを排他的論理和ゲート（２９
）に入力することにより、δ（に）＝δ（Ｋ−１）　−
〇の場合も、δ（に）＝δ（に−１）＝１の場合も、ｓ
ｉｎφ（Ｋ）−ｓｉｎφ（Ｋ−１）が正のときにｒ□Ｊ
、負のときにｒｊＪが出力される。この排他的論理和ゲ
ート（２９）の出力はスイッチ（３０）の第２の人力値
となり、排他的論理和ゲート（２２）の出力が「０」の
場合にスイッチ（３０）は第２の入力値を選択して出力
する。

以上により、第５図にしたがって、ｓｉｎφ（に）−ｓ
ｉｎφ（に−１）が正のときに「Ｏ」を、負のときに「
１」を出力する。

第７図は上記第２の検知器（１２）の−構成例を示すブ
ロック回路図であり、同図において、（３１）は遅延器
で、遅延補正器（２）の出力Ｘ　（Ｋ）を１サンプリン
グ周期Ｔだけ遅延する。（３２）は比較器で、上記遅延
補正器（２ンの出力Ｘ　（Ｋ）と上記遅延器（３１）の
出力Ｘ（に−１）とが入力され、Ｘ　（Ｋ）≧Ｘ（Ｋ−
１）　（７）とき「０」が、Ｘ（Ｋ）＜Ｘ（に−１）の
とき「１」が出力される。

［発明の効果］ 以上のように、この発明によれば、位相検出器により検
出したＦＭ波の位相が、入力ＦＭ波の位相を正しく表わ
しているかどうかを判定し、正しくないと判定したとき
、位相の差分をとったのちにこれを補正することにより
、歪んだＦＭ波が人力された場合でも、反転現象を生じ
ることなく、精度の高いＦＭ復調をおこなうことができ
、見やすい画像を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるＦＭ復調器の構成を
示すブロック回路図、第２図および第３図は反転現象を
生じるＦＭ波の波形図、第４図はこの実施例の反転補正
器における補正方法を説明するための図、第５図はこの
実施例の第１の検知器における検知方法を説明するため
の図、第６図はこの第１の検知器の一構成例を示すブロ
ック回路図、第７図はこの実施例の第２の検知器の一構
成例を示すブロック回路図、第８図は従来のＦＭ復調器
の構成を示すブロック回路図、第９図ないし第１３図は
従来のＦＭ復調器において反転現象の起こる過程を説明
するための図である。 （１）・・・Ａ／Ｄコンバータ、（２）・・・遅延補正
器、（３）・・・９０°穆相器、（４）・・・演算器、
（５）・・・遅延器、（６）・・・減算器、（７）・・
・不連続補正器、（８）・・・Ｄ／Ａコンバータ、（ｌ
Ｏ）・・・位相検知器、（１１）・・・第１の検知器、
（１２）・・・第２の検知器、（１３）・・・制御信号
発生器、（１４）・・・反転位置検出器、（１５）・・
・反転補正器。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）入力アナログＦＭ信号をデジタル信号に変換する
   Ａ／Ｄコンバータと、そのデジタルＦＭ信号の各サンプ
   リング点の位相を検出する位相検出器と、この位相検出
   された信号のうち反転現象が生じるようなサンプリング
   点を検出する反転位置検出器と、上記位相検出器の出力
   信号を１サンプリング周期遅延する遅延器と、上記位相
   検出器の出力信号から上記遅延器の出力信号を減算する
   減算器と、この減算器の出力信号の不連続点を補正する
   不連続補正器と、この不連続補正器の出力信号を上記反
   転位置検出器の出力信号にしたがって補正する反転補正
   器と、この反転補正器の出力信号をアナログ信号に変換
   するＤ／Ａコンバータとを備えたことを特徴とするＦＭ
   復調器。