JPH0552104B2 - - Google Patents
Info
- Publication number
- JPH0552104B2 JPH0552104B2 JP63307569A JP30756988A JPH0552104B2 JP H0552104 B2 JPH0552104 B2 JP H0552104B2 JP 63307569 A JP63307569 A JP 63307569A JP 30756988 A JP30756988 A JP 30756988A JP H0552104 B2 JPH0552104 B2 JP H0552104B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- control circuit
- circuit
- communication control
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は通信制御回路に用いて好適な低消費
電力モード制御回路に関する。
電力モード制御回路に関する。
「従来の技術」
一般に、デジタル回路の消費電力を抑える場合
回路を動作させる必要がなくなつた時点ですべて
のクロツクを停止して回路全体を休止状態にする
方法が用いられる。この方法によれば、休止状態
において回路には静消費電流しか流れず、低消費
電力化が実現できる。また、メインクロツクを分
周して回路各部を駆動するクロツクを生成してい
る場合は、休止状態においてクロツクの分周比を
変えて回路各部の駆動周波数を小さくし、低消費
電力化を実現する方法も用いられている。
回路を動作させる必要がなくなつた時点ですべて
のクロツクを停止して回路全体を休止状態にする
方法が用いられる。この方法によれば、休止状態
において回路には静消費電流しか流れず、低消費
電力化が実現できる。また、メインクロツクを分
周して回路各部を駆動するクロツクを生成してい
る場合は、休止状態においてクロツクの分周比を
変えて回路各部の駆動周波数を小さくし、低消費
電力化を実現する方法も用いられている。
「発明が解決しようとする課題」
ところで、通信ユニツトに搭載される通信制御
回路の低消費電力化手段として上記従来の方法を
用いると、以下説明する問題が発生する。すなわ
ち、休止状態においてクロツクを全部止めてしま
うようにすると、休止中に外部からの通信要求が
あつた場合にこれに応ずることが出来ない。ま
た、休止中にクロツクの分周比を変えると、休止
中においても回路が動作するので、再起動した時
点では休止前とは違つた内部状態となつてしまう
恐れがある。さらに、低消費電力化する度合が小
さいことが予想される。
回路の低消費電力化手段として上記従来の方法を
用いると、以下説明する問題が発生する。すなわ
ち、休止状態においてクロツクを全部止めてしま
うようにすると、休止中に外部からの通信要求が
あつた場合にこれに応ずることが出来ない。ま
た、休止中にクロツクの分周比を変えると、休止
中においても回路が動作するので、再起動した時
点では休止前とは違つた内部状態となつてしまう
恐れがある。さらに、低消費電力化する度合が小
さいことが予想される。
この発明は上述した事情に鑑みてなされたもの
で、回路を動作させる必要のない場合は回路を休
止状態にして消費電力を抑え、起動要求が発生し
た時点で即座に休止状態を解除して通常の動作状
態に復帰させることが可能な低消費電力モード制
御回路を提供することを目的とする。
で、回路を動作させる必要のない場合は回路を休
止状態にして消費電力を抑え、起動要求が発生し
た時点で即座に休止状態を解除して通常の動作状
態に復帰させることが可能な低消費電力モード制
御回路を提供することを目的とする。
「課題を解決するための手段」
上記課題を解決するため、第１の発明は、通信
回線を介して外部との通信を行い、所定の機能の
動作を行う通信ユニツトに搭載され、複数の内部
回路からなる通信制御回路をシーケンス制御する
回路であり、メインクロツクを発生するメインク
ロツク発生手段と、前記機能の上位の機能を実行
する制御ユニツトが休止許可指令を出力し、か
つ、外部からの通信要求がなく、さらに前記通信
制御回路が休止可能状態である場合に検出信号を
出力する休止制御手段と、前記メインクロツクに
基づき前記複数の内部回路を駆動する駆動用クロ
ツクを発生する駆動用クロツク発生手段と、前記
検出信号が出力された場合に、全ての前記複数の
内部回路の動作を停止させる複数の停止指令信号
の出力および前記クロツク発生手段による駆動用
クロツクの発生の停止を同時に行い、前記通信制
御回路を低消費電力モードに移行させる停止指令
手段とを具備することを特徴とする。
回線を介して外部との通信を行い、所定の機能の
動作を行う通信ユニツトに搭載され、複数の内部
回路からなる通信制御回路をシーケンス制御する
回路であり、メインクロツクを発生するメインク
ロツク発生手段と、前記機能の上位の機能を実行
する制御ユニツトが休止許可指令を出力し、か
つ、外部からの通信要求がなく、さらに前記通信
制御回路が休止可能状態である場合に検出信号を
出力する休止制御手段と、前記メインクロツクに
基づき前記複数の内部回路を駆動する駆動用クロ
ツクを発生する駆動用クロツク発生手段と、前記
検出信号が出力された場合に、全ての前記複数の
内部回路の動作を停止させる複数の停止指令信号
の出力および前記クロツク発生手段による駆動用
クロツクの発生の停止を同時に行い、前記通信制
御回路を低消費電力モードに移行させる停止指令
手段とを具備することを特徴とする。
また、第２の発明は、上記第１の発明におい
て、前記停止指令手段が、前記検出信号が出力さ
れなくなつた場合に、前記クロツク発生手段によ
る前記複数種類の駆動用クロツクの発生を開始さ
せると共に前記複数の停止指令信号を遅延制御に
より所定の順序、かつ、所定の時間間隔で解除
し、前記通信制御回路を内部状態が休止する直前
の状態から動作開始させる停止解除手段を具備す
ることを特徴とする。
て、前記停止指令手段が、前記検出信号が出力さ
れなくなつた場合に、前記クロツク発生手段によ
る前記複数種類の駆動用クロツクの発生を開始さ
せると共に前記複数の停止指令信号を遅延制御に
より所定の順序、かつ、所定の時間間隔で解除
し、前記通信制御回路を内部状態が休止する直前
の状態から動作開始させる停止解除手段を具備す
ることを特徴とする。
「作用」
上記第１の発明の構成によれば、上位の制御ユ
ニツトが休止許可指令を出力し、かつ、外部から
の通信要求がなく、さらに内部状態が休止可能状
態である場合に、検出信号が発生される。これに
より、通信制御回路の各内部回路の動作が停止す
ると共に駆動用クロツクが停止する。また、第２
の発明によれば、休止許可指令が解除されたり、
あるいは外部からの通信要求があつたり、あるい
は内部状態が休止可能状態から他の状態に変化す
ることにより、検出信号が解除されると、これに
より、駆動用クロツクの発生が開始され、通信制
御回路の各内部回路が所定の順序、かつ、所定の
時間間隔で動作を開始し、休止前の動作状態に復
帰する。
ニツトが休止許可指令を出力し、かつ、外部から
の通信要求がなく、さらに内部状態が休止可能状
態である場合に、検出信号が発生される。これに
より、通信制御回路の各内部回路の動作が停止す
ると共に駆動用クロツクが停止する。また、第２
の発明によれば、休止許可指令が解除されたり、
あるいは外部からの通信要求があつたり、あるい
は内部状態が休止可能状態から他の状態に変化す
ることにより、検出信号が解除されると、これに
より、駆動用クロツクの発生が開始され、通信制
御回路の各内部回路が所定の順序、かつ、所定の
時間間隔で動作を開始し、休止前の動作状態に復
帰する。
「実施例」
以下、図面を参照して本発明の一実施例につい
て説明する。
て説明する。
第１図はこの発明の一実施例による低消費電力
モード制御回路の構成を示す回路図である。ま
た、第２図は第１図の回路の動作を示すタイムチ
ヤートである。
モード制御回路の構成を示す回路図である。ま
た、第２図は第１図の回路の動作を示すタイムチ
ヤートである。
第１図において、１はクロツクジエネレータで
あり、各々周期がＴで互いに逆相の２相クロツク
（メインクロツク）φ1ａおよびφ2ａを発生する。
あり、各々周期がＴで互いに逆相の２相クロツク
（メインクロツク）φ1ａおよびφ2ａを発生する。
このモード切り換え部では給紙可能状態信号
SAS、休止許可指令信号SACおよび外部通信要
求無信号ECRの監視が行われる。ここで、信号
SASは、この通信制御回路が休止可能な状態で
ある場合に“１”となる。また、通信SACは、
この通信制御回路の上位の処理を行う制御ユニツ
トが出す休止許可指令であり、この通信制御回路
の動作が必要でない場合に“１”となる。また、
信号ECRは外部から何も通信要求がない場合に
“１”となる。
SAS、休止許可指令信号SACおよび外部通信要
求無信号ECRの監視が行われる。ここで、信号
SASは、この通信制御回路が休止可能な状態で
ある場合に“１”となる。また、通信SACは、
この通信制御回路の上位の処理を行う制御ユニツ
トが出す休止許可指令であり、この通信制御回路
の動作が必要でない場合に“１”となる。また、
信号ECRは外部から何も通信要求がない場合に
“１”となる。
これらの信号SAS、SACおよびECRはANDゲ
ート２に入力され、ANDゲート２からは検出信
号SLPが出力される。そして、検出信号SLPは遅
延回路３を介し、クロツクインヒビツト信号
CLIH1として出力される。ここで、遅延回路３
はマスタースレーブ型フリツプフロツプ１段で構
成されており、クロツクφ1ａが“１”の時に入
力データを読み、クロツクφ2ａが“１”の時に
データを出力する。クロツクインヒビツト信号
CLIH1は、遅延回路４およびORゲート５に供給
され、ORゲート５からはクロツクインヒビツト
信号CLIH2が出力される。ここで、遅延回路４
は遅延回路３と同様、クロツクφ1ａおよびφ2ａ
によつて駆動されるマスタスレーブ型フリツプフ
ロツプ２段からなる。クロツクインヒビツト信号
CLIH2はORゲート６を介し、遅延回路３と同一
構成の遅延回路７に入力される。そして、遅延回
路７の出力はORゲート９を介してクロツクイン
ヒビツト信号CLIH3として出力される。また、
遅延回路７の出力は、ANDゲート８およびORゲ
ート６を介し、遅延回路７に再入力される。ここ
で、クロツクインヒビツト信号CLIH1、CLIH2、
CLIH3は、通信制御回路の各内部回路（例えば
内部回路１、２、３とする）の動作の停止を指令
する信号である。
ート２に入力され、ANDゲート２からは検出信
号SLPが出力される。そして、検出信号SLPは遅
延回路３を介し、クロツクインヒビツト信号
CLIH1として出力される。ここで、遅延回路３
はマスタースレーブ型フリツプフロツプ１段で構
成されており、クロツクφ1ａが“１”の時に入
力データを読み、クロツクφ2ａが“１”の時に
データを出力する。クロツクインヒビツト信号
CLIH1は、遅延回路４およびORゲート５に供給
され、ORゲート５からはクロツクインヒビツト
信号CLIH2が出力される。ここで、遅延回路４
は遅延回路３と同様、クロツクφ1ａおよびφ2ａ
によつて駆動されるマスタスレーブ型フリツプフ
ロツプ２段からなる。クロツクインヒビツト信号
CLIH2はORゲート６を介し、遅延回路３と同一
構成の遅延回路７に入力される。そして、遅延回
路７の出力はORゲート９を介してクロツクイン
ヒビツト信号CLIH3として出力される。また、
遅延回路７の出力は、ANDゲート８およびORゲ
ート６を介し、遅延回路７に再入力される。ここ
で、クロツクインヒビツト信号CLIH1、CLIH2、
CLIH3は、通信制御回路の各内部回路（例えば
内部回路１、２、３とする）の動作の停止を指令
する信号である。
通常動作モード時は、検出信号SLPが“０”な
ので、クロツクインヒビツト信号CLIH1および
CLIH2も“０”となつている。また、クロツク
インヒビツト信号CLIH3も“０”となつている。
なお、クロツクインヒビツト信号CLIH3を“０”
とする動作については後述する。また、クロツク
インヒビツト信号CLIH1が“０”であるため、
インバータ１０の出力が“１”となつており、こ
のため、クロツクφ1ａがANDゲート１１を介し
て２相クロツク発生回路１２に入力され、２相の
マスタクロツクφ1およびφ2が発生される。この
マスタクロツクφ1およびφ2は分周器１３によつ
て分周される。そして、分周器１３の各分周出力
はANDゲート143〜14nを介して回路各部に供給
される。このようにして、回路各部へは駆動用ク
ロツクφ1〜φoが供給され、この通信制御回路で
は通常の動作が行われる。
ので、クロツクインヒビツト信号CLIH1および
CLIH2も“０”となつている。また、クロツク
インヒビツト信号CLIH3も“０”となつている。
なお、クロツクインヒビツト信号CLIH3を“０”
とする動作については後述する。また、クロツク
インヒビツト信号CLIH1が“０”であるため、
インバータ１０の出力が“１”となつており、こ
のため、クロツクφ1ａがANDゲート１１を介し
て２相クロツク発生回路１２に入力され、２相の
マスタクロツクφ1およびφ2が発生される。この
マスタクロツクφ1およびφ2は分周器１３によつ
て分周される。そして、分周器１３の各分周出力
はANDゲート143〜14nを介して回路各部に供給
される。このようにして、回路各部へは駆動用ク
ロツクφ1〜φoが供給され、この通信制御回路で
は通常の動作が行われる。
時刻t1において、通信SAS、SACおよびECR
が共に“１”となつて検出信号SLPが“１”とな
ると、その後のクロツクφ2ａの立ち上がりによ
つてクロツクインヒビツト信号CLIH1が“１”
となる。また、クロツクインヒビツト信号
CLIH1はORゲート５および９にも入力されるの
で、クロツクインヒビツト信号CILH2および
CLIH3も“１”となる。これにより、供給され
るクロツクが回路各部において無効となり、当該
回路全ての動作が停止する。また、クロツクイン
ヒビツト信号CLIH2は分周回路１３にリセツト
信号Ｒとして入力されるので、分周回路１３はリ
セツトされる。そして、分周回路１３のキヤリア
ウト出力COも“０”となる。また、クロツクイ
ンヒビツト信号CLIH1が“１”となることによ
り、インバータ１０の出力が“０”となり、マス
タクロツクφ1、φ2の発生が停止される。これに
より、この通信制御回路は休止状態となる（時刻
t2）。
が共に“１”となつて検出信号SLPが“１”とな
ると、その後のクロツクφ2ａの立ち上がりによ
つてクロツクインヒビツト信号CLIH1が“１”
となる。また、クロツクインヒビツト信号
CLIH1はORゲート５および９にも入力されるの
で、クロツクインヒビツト信号CILH2および
CLIH3も“１”となる。これにより、供給され
るクロツクが回路各部において無効となり、当該
回路全ての動作が停止する。また、クロツクイン
ヒビツト信号CLIH2は分周回路１３にリセツト
信号Ｒとして入力されるので、分周回路１３はリ
セツトされる。そして、分周回路１３のキヤリア
ウト出力COも“０”となる。また、クロツクイ
ンヒビツト信号CLIH1が“１”となることによ
り、インバータ１０の出力が“０”となり、マス
タクロツクφ1、φ2の発生が停止される。これに
より、この通信制御回路は休止状態となる（時刻
t2）。
時刻t3において、信号SAS、SACあるいは
ECRのいずれかが“０”となり、検出信号SLP
が“０”になると、その後のクロツクφ2ａの立
ち上がりによつてクロツクインヒビツト信号
CLIH1が“０”となる（時刻t4）。この結果、イ
ンバータ１０の出力が“１”となり、マスタクロ
ツクφ1およびφ2の発生が再開される。これに伴
つて、マスタクロツクφ1、φ2系の回路の動作が
再開される。
ECRのいずれかが“０”となり、検出信号SLP
が“０”になると、その後のクロツクφ2ａの立
ち上がりによつてクロツクインヒビツト信号
CLIH1が“０”となる（時刻t4）。この結果、イ
ンバータ１０の出力が“１”となり、マスタクロ
ツクφ1およびφ2の発生が再開される。これに伴
つて、マスタクロツクφ1、φ2系の回路の動作が
再開される。
次いで、クロツクインヒビツト信号CILH1よ
りも時間2Tだけ遅れてクロツクインヒビツト信
号CLIH2が“０”となる（時刻t5）。これにより、
リセツトが解除されて、分周回路１３がクロツク
φ1およびφ2のカウント動作を再開する。そして、
分周回路１３の各分周出力がANDゲート143〜
14nを介してクロツクφ3〜φoとなつて回路内各部
に供給される。そして、クロツクインヒビツト信
号CILH1およびCLIH2の解除に伴つてイネーブ
ル状態とされた回路の動作が開始される。
りも時間2Tだけ遅れてクロツクインヒビツト信
号CLIH2が“０”となる（時刻t5）。これにより、
リセツトが解除されて、分周回路１３がクロツク
φ1およびφ2のカウント動作を再開する。そして、
分周回路１３の各分周出力がANDゲート143〜
14nを介してクロツクφ3〜φoとなつて回路内各部
に供給される。そして、クロツクインヒビツト信
号CILH1およびCLIH2の解除に伴つてイネーブ
ル状態とされた回路の動作が開始される。
そして、所定クロツク数のカウンタが行われる
と、分周回路１３のキヤリアウト出力COが“１”
となる（時刻t6）。これに伴つて、まず、インバ
ータ１５の出力が、次いで、ANDゲート８の出
力が、さらにORゲート６の出力が“０”とな
る。そして、その後のクロツクφ2ａの立ち上が
りによつて遅延回路７の出力が“０”となり、ク
ロツクインヒビツト信号CLIH3が立ち下がる
（時刻t7）。これにより残りの全回路の動作が開始
される。そして、遅延回路７の出力（レベル
“０”）はANDゲート８およびORゲート６を介し
て遅延回路７に再入力されるので、クロツクイン
ヒビツト信号CLIH3は以後“０”を継続する。
このようにして、クロツクインヒビツト信号
CLIH1〜CLIH3は順次、必要な時間間隔を経て
解除され、通信制御回路は通常モードの動作を再
開する。
と、分周回路１３のキヤリアウト出力COが“１”
となる（時刻t6）。これに伴つて、まず、インバ
ータ１５の出力が、次いで、ANDゲート８の出
力が、さらにORゲート６の出力が“０”とな
る。そして、その後のクロツクφ2ａの立ち上が
りによつて遅延回路７の出力が“０”となり、ク
ロツクインヒビツト信号CLIH3が立ち下がる
（時刻t7）。これにより残りの全回路の動作が開始
される。そして、遅延回路７の出力（レベル
“０”）はANDゲート８およびORゲート６を介し
て遅延回路７に再入力されるので、クロツクイン
ヒビツト信号CLIH3は以後“０”を継続する。
このようにして、クロツクインヒビツト信号
CLIH1〜CLIH3は順次、必要な時間間隔を経て
解除され、通信制御回路は通常モードの動作を再
開する。
「発明の効果」
以上説明したように、第１の発明によれば、通
信回線を介して外部との通信を行い、所定の機能
の動作を行う通信ユニツトに搭載され、複数の内
部回路からなる通信制御回路をシーケンス制御す
る回路であり、メインクロツクを発生するメイン
クロツク発生手段と、前記機能の上位の機能を実
行する制御ユニツトが休止許可指令を出力し、か
つ、外部からの通信要求がなく、さらに前記通信
制御回路が休止可能状態である場合に検出信号を
出力する休止制御手段と、前記メインクロツクに
基づき前記複数の内部回路を駆動する駆動用クロ
ツクを発生する駆動用クロツク発生手段と、前記
検出信号が出力された場合に、全ての前記複数の
内部回路の動作を停止させる複数の停止指令信号
の出力および前記クロツク発生手段による駆動用
クロツクの発生の停止を同時に行い、前記通信制
御回路を低消費電力モードに移行させる停止指令
手段とを具備するものであるので、以下の効果が
得られる。
信回線を介して外部との通信を行い、所定の機能
の動作を行う通信ユニツトに搭載され、複数の内
部回路からなる通信制御回路をシーケンス制御す
る回路であり、メインクロツクを発生するメイン
クロツク発生手段と、前記機能の上位の機能を実
行する制御ユニツトが休止許可指令を出力し、か
つ、外部からの通信要求がなく、さらに前記通信
制御回路が休止可能状態である場合に検出信号を
出力する休止制御手段と、前記メインクロツクに
基づき前記複数の内部回路を駆動する駆動用クロ
ツクを発生する駆動用クロツク発生手段と、前記
検出信号が出力された場合に、全ての前記複数の
内部回路の動作を停止させる複数の停止指令信号
の出力および前記クロツク発生手段による駆動用
クロツクの発生の停止を同時に行い、前記通信制
御回路を低消費電力モードに移行させる停止指令
手段とを具備するものであるので、以下の効果が
得られる。
通信制御回路の上位の機能を実行する制御ユ
ニツトが休止許可指令を出力し、かつ外部から
の通信要求がなく、さらに通信制御回路が休止
可能状態である場合に自動的に通信制御回路の
内部回路に停止指令信号が与えられるので、通
信制御回路が消費する電力を必要最低限のもの
に低減することができる。
ニツトが休止許可指令を出力し、かつ外部から
の通信要求がなく、さらに通信制御回路が休止
可能状態である場合に自動的に通信制御回路の
内部回路に停止指令信号が与えられるので、通
信制御回路が消費する電力を必要最低限のもの
に低減することができる。
上記の場合に通信制御回路の動作を停止さ
せるのみならず、駆動用クロツクの発生をも停
止するため、駆動用クロツクの発生に伴う低消
費電力モード制御回路自体の消費電力を節約す
ることができる。
せるのみならず、駆動用クロツクの発生をも停
止するため、駆動用クロツクの発生に伴う低消
費電力モード制御回路自体の消費電力を節約す
ることができる。
また、第２の発明によれば、上記第１の発明
の構成において、前記停止指令手段が、前記検
出信号が出力されなくなつた場合に、前記クロ
ツク発生手段による前記複数種類の駆動用クロ
ツクの発生を開始させると共に前記複数の停止
指令信号を遅延制御により所定の順序、かつ、
所定の時間間隔で解除し、前記通信制御回路を
内部状態が休止する直前の状態から動作開始さ
せる停止解除手段を有するので以下の効果が得
られる。
の構成において、前記停止指令手段が、前記検
出信号が出力されなくなつた場合に、前記クロ
ツク発生手段による前記複数種類の駆動用クロ
ツクの発生を開始させると共に前記複数の停止
指令信号を遅延制御により所定の順序、かつ、
所定の時間間隔で解除し、前記通信制御回路を
内部状態が休止する直前の状態から動作開始さ
せる停止解除手段を有するので以下の効果が得
られる。
低消費電力モードが解除される際、各内部回
路が所定の順序、かつ、所定の時間間隔で動作
を開始するため、通信制御回路は低消費電力モ
ードに移行する直前の状態に正常に復帰するこ
とができる。
路が所定の順序、かつ、所定の時間間隔で動作
を開始するため、通信制御回路は低消費電力モ
ードに移行する直前の状態に正常に復帰するこ
とができる。
第１図はこの発明の一実施例による低消費電力
モード制御回路の構成を示す回路図、第２図は同
実施例の動作を示すタイムチヤートである。 １……クロツクジエネレータ、φ1ａおよびφ2
ａ……メインクロツク、φ1〜φo……駆動用クロ
ツク（うちφ1、φ2はマスタクロツク）。
モード制御回路の構成を示す回路図、第２図は同
実施例の動作を示すタイムチヤートである。 １……クロツクジエネレータ、φ1ａおよびφ2
ａ……メインクロツク、φ1〜φo……駆動用クロ
ツク（うちφ1、φ2はマスタクロツク）。
Claims (1)
- 【特許請求の範囲】 １ 通信回線を介して外部との通信を行い、所定
の機能の動作を行う通信ユニツトに搭載され、複
数の内部回路からなる通信制御回路をシーケンス
制御する回路であり、 メインクロツクを発生するメインクロツク発生
手段と、 前記機能の上位の機能を実行する制御ユニツト
が休止許可指令を出力し、かつ、外部からの通信
要求がなく、さらに前記通信制御回路が休止可能
状態である場合に検出信号を出力する休止制御手
段と、 前記メインクロツクに基づき前記複数の内部回
路を駆動する駆動用クロツクを発生する駆動用ク
ロツク発生手段と、 前記検出信号が出力された場合に、全ての前記
複数の内部回路の動作を停止させる複数の停止指
令信号の出力および前記クロツク発生手段による
駆動用クロツクの発生の停止を同時に行い、前記
通信制御回路を低消費電力モードに移行させる停
止指令手段と を具備することを特徴とする低消費電力モード制
御回路。 ２ 請求項１において、 前記停止指令手段は、前記検出信号が出力され
なくなつた場合に、前記クロツク発生手段による
前記複数種類の駆動用クロツクの発生を開始させ
ると共に前記複数の停止指令信号を遅延制御によ
り所定の順序、かつ、所定の時間間隔で解除し、
前記通信制御回路を内部状態が休止する直前の状
態から動作開始させる停止解除手段を具備するこ
とを特徴とする請求項１記載の低消費電力モード
制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307569A JPH02153653A (ja) | 1988-12-05 | 1988-12-05 | 低消費電力モード制御回路 |
| US08/454,845 US5737317A (en) | 1988-12-05 | 1995-05-31 | Communication system testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307569A JPH02153653A (ja) | 1988-12-05 | 1988-12-05 | 低消費電力モード制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02153653A JPH02153653A (ja) | 1990-06-13 |
| JPH0552104B2 true JPH0552104B2 (ja) | 1993-08-04 |
Family
ID=17970656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63307569A Granted JPH02153653A (ja) | 1988-12-05 | 1988-12-05 | 低消費電力モード制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02153653A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008305329A (ja) * | 2007-06-11 | 2008-12-18 | Oki Electric Ind Co Ltd | クロックコントローラ及びそれを用いた論理シミュレーション方法と論理シミュレーション装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975739A (ja) * | 1982-10-25 | 1984-04-28 | Fujitsu Ltd | デイジタル装置の省電力化方式 |
| JPS6057747A (ja) * | 1983-09-08 | 1985-04-03 | Nec Corp | 通信用周辺装置 |
| JPS6124353A (ja) * | 1984-07-12 | 1986-02-03 | Nec Corp | 通信用周辺制御装置 |
-
1988
- 1988-12-05 JP JP63307569A patent/JPH02153653A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02153653A (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1451666B1 (en) | Glitch free clock selection switch | |
| US4463440A (en) | System clock generator in integrated circuit | |
| US6611920B1 (en) | Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit | |
| JP3460736B2 (ja) | クロック制御回路 | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| EP0225512A1 (en) | Digital free-running clock synchronizer | |
| JPH0552104B2 (ja) | ||
| US5587675A (en) | Multiclock controller | |
| JP2643579B2 (ja) | マイクロコンピュータ | |
| KR100278272B1 (ko) | 전력제어시스템 | |
| US5617310A (en) | Multiple operation mode microcontroller | |
| KR0163889B1 (ko) | 슬립모드 제어회로 | |
| JPH0731567B2 (ja) | クロック制御回路 | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH03274810A (ja) | 半導体集積回路 | |
| JPS6348203B2 (ja) | ||
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH04365110A (ja) | クロック停止回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPS6324569B2 (ja) | ||
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPS6148727B2 (ja) | ||
| JPS6271331A (ja) | クロツク発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |