JPH0540552A - スタンバイ回路 - Google Patents

Abstract

(57)【要約】 【目的】 主回路が低消費電流動作から通常動作へ復帰
する際、自動的に通常動作へ復帰する動作をサポートし
ている回路のみならず、スタンバイ解除命令は存在する
が、自動的に通常動作へ復帰する動作をサポートしてい
ない回路にも利用可能にする。 【構成】 主回路の消費電流を節減するスタンバイ回路
において、スタンバイ入力制御回路と、ラッチ回路から
構成されており、該スタンバイ入力制御回路に入力端子
としてオート解除イネーブル端子を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスタンバイ回路に関す
る。

【０００２】

【従来の技術】従来のスタンバイ回路の構成は、図２に
示すように、スタンバイ入力制御回路１の入力端子は４
つであり、第５の入力信号を入れるオート解除イネーブ
ル端子は存在せず、ラッチ回路２のラッチ出力端子１７
から帰還端子９へフィードバックされた信号は、他の制
御信号線により、制御されることはない。そのため、ス
タンバイ選択端子１８をもつ主回路３が、低消費電流動
作から通常動作へ復帰するためには、スタンバイ入力制
御回路１のスタンバイ状態設定端子１１にデータを与
え、ラッチ回路２へデータを書き込む、という動作を行
なうことなく、主回路３は常に自動的に復帰していた。

【０００３】

【発明が解決しようとする課題】しかし従来の技術で
は、主回路が低消費電流動作から通常動作へ復帰するの
に、常に自動的に復帰していたため、スタンバイ入力制
御回路１のスタンバイ状態設定端子１１にデータを与
え、ラッチ回路２へデータを書き込む動作が必要な場合
には、利用できない。具体的にいうと、例えば、スタン
バイ状態設定端子１１に与えられるデータは、通常動作
へ復帰するための命令（以下、スタンバイ解除命令とい
う）をマイクロコンピュータに送出し、この命令が解読
されて作成される。従って、スタンバイ解除命令は存在
するが、自動的に通常動作へ復帰する動作をサポートし
ていない回路内で、従来のスタンバイ回路は利用できな
いという問題点を有する。そこで本発明は従来のこのよ
うな問題点を解決するもので、その目的とするところ
は、主回路が低消費電流動作から通常動作へ復帰する
際、自動的に通常動作へ復帰する動作をサポートしてい
る回路のみならず、スタンバイ解除命令は存在するが、
自動的に通常動作へ復帰する動作をサポートしていない
回路にも利用可能にすることを目的とする。

【０００４】

【課題を解決するための手段】本発明のスタンバイ回路
は、下記の手段を用いている。

【０００５】（１） 主回路の消費電流を節減するスタ
ンバイ回路において、第１の入力信号を受ける帰還端
子、第２の入力信号を受けるスタンバイ状態設定端子、
第３の入力信号を受ける書き込み端子、第４の入力信号
を受けるイネーブル端子を入力端子として有し、スタン
バイモード端子、スタンバイ書き込み端子を出力端子と
して有するスタンバイ入力制御回路と、第１の入力信号
を受けるデータ入力端子、第２の入力信号を受けるクロ
ック端子を入力端子として有し、ラッチ出力端子を出力
端子として有するラッチ回路から構成されており、該ス
タンバイ入力制御回路のスタンバイモード端子と該ラッ
チ回路のデータ入力端子、該スタンバイ入力制御回路の
スタンバイ書き込み端子と該ラッチ回路のクロック端
子、及び該スタンバイ入力制御回路の帰還端子と該ラッ
チ回路のラッチ出力端子がそれぞれ接続されているスタ
ンバイ回路において、該スタンバイ入力制御回路に、第
５の入力信号を入力することにより該スタンバイ入力制
御回路の該第１の入力信号を有効信号あるいは無効信号
のどちらかに決定するオート解除イネーブル端子を入力
端子として設けたことを特徴とする。 （２） 請求項１記載のスタンバイ回路であって、前記
スタンバイ入力制御回路は、主回路の状態信号が記憶保
持される前記ラッチ回路の出力信号たる前記第１の入力
信号を受け、該第１の入力信号と主回路の状態を決定す
る信号たる前記第２の入力信号により、該ラッチ回路の
前記データ入力端子への前記第１の入力信号として出力
し、該第１の入力信号と該ラッチ回路の該第１の入力信
号と対となる前記クロック端子から入力される該第２の
入力信号へつくられる元の信号となる前記第３の入力信
号と、該第３の入力信号を有効信号あるいは無効信号の
どちらかに決定する前記第４の入力信号により前記スタ
ンバイ書き込み端子の出力信号を生成する論理回路を有
することを特徴とする。

【０００６】

【実施例】本発明を図面を用いてより詳細に説明する。
図１は本発明の１実施例を示した図である。図１におい
て、１は、５つの入力端子と２つの出力端子を持つスタ
ンバイ入力制御回路である。２は、スタンバイ入力制御
回路１の出力を受けデータを記憶保持するラッチ回路で
ある。３は、ラッチ回路２の出力を受け、スタンバイ選
択端子を有する主回路である。スタンバイ選択端子１８
がハイのとき、主回路３は低消費電流の動作状態とな
る。

【０００７】最初に、スタンバイ入力制御回路１の入力
端子と出力端子の信号出力関係について、スタンバイ入
力制御回路の真理値表 表１に基づき、以下に述べる。

【０００８】

【表１】

【０００９】オート解除イネーブル端子２１がハイかつ
帰還端子９がローの時、スタンバイモード端子１３にさ
れる信号は、インバータ回路８と論理積回路７の働きに
より、スタンバイ状態設定端子１１に入力される信号
が、直接出力される。またスタンバイ書き込み端子１４
に出力される信号は、イネーブル端子１０がハイの時、
書き込み端子１２に入力される信号が直接出力され、ロ
ーのときは強制的にハイとなる。帰還端子９を除くこれ
らの信号の入出力関係は、図２に示す従来の半導体集積
回路のスタンバイ入力制御回路１と等しい関係にある。

【００１０】オート解除イネーブル端子２１がハイかつ
帰還端子９がハイの時、スタンバイモード端子１３に出
力される信号は、強制的にローとなる。またスタンバイ
書き込み端子１４に出力される信号は、イネーブル端子
１０の状態に関わらず、書き込み端子１２の信号が直接
出力される。

【００１１】オート解除イネーブル端子２１がローの
時、帰還端子９の状態に関わらず、オート解除イネーブ
ル端子２１がハイかつ帰還端子９がローの時と同じファ
ンクションとなる。

【００１２】次に、ラッチ回路２の入力端子と出力端子
の信号出力関係について、ラッチ回路の真理値表 表２
に基づき、以下に述べる。

【００１３】

【表２】

【００１４】ラッチ出力端子１７には、クロック端子１
６から入力される信号の立ち上がりエッジで、データ入
力端子１５の信号が出力され、立ち下がりエッジでは、
前の立ち上がりエッジで記憶されたデータが保持され
る。

【００１５】まずスタンバイ入力制御回路１のオート解
除イネーブル端子２１がハイの時、すなわち低消費電流
動作から通常動作へ自動的に復帰するモード時の回路動
作について述べる。

【００１６】主回路３が通常動作から低消費電流動作へ
移行するには、スタンバイ入力制御回路１のイネーブル
端子１０、スタンバイ状態設定端子１１をハイにし、書
き込み端子１２へ、ハイ、ロー、ハイの信号を入力すれ
ばよい。帰還制御端子９は、ラッチ回路２のラッチ出力
端子１７と接続し、また通常動作時は、ラッチ回路２に
はローが記憶保持されているので、ローの信号が入力さ
れる。よって、スタンバイ入力制御回路１の動作より、
ラッチ回路２にハイのデータを書き込むことになり、主
回路３は低消費電流動作となる。

【００１７】低消費電流動作から通常動作へ復帰するた
めには、スタンバイ入力制御回路１の書き込み端子１１
にハイ、ロー、ハイの信号を入力すればよい。低消費電
流動作時はラッチ回路２のラッチ出力端子１７に現われ
る信号はハイのため、周辺制御端子１の帰還制御端子９
にハイを与えることになり、スタンバイモード端子１３
は強制的にローとなる。また書き込み選択端子１２へ入
力される信号は、直接スタンバイ書き込み端子１４に伝
わるので、ラッチ回路２にローが書き込まれることにな
り、主回路３は低消費電流動作から通常動作へ復帰す
る。

【００１８】次にスタンバイ入力制御回路１のオート解
除イネーブル端子２１がローの時を考える。表１に示す
ように、オート解除イネーブル端子２１がハイ、かつ帰
還端子９がローの時と同じファンクションとなるので、
通常動作からの自動復帰の機能がなくなり、スタンバイ
解除命令による、通常動作へ復帰する動作が可能とな
る。

【００１９】

【発明の効果】以上述べたように本発明によれば、本発
明のスタンバイ回路は、スタンバイ入力制御回路に、オ
ート解除イネーブル端子を設け、その端子に与える信号
を切り換えることにより、主回路が低消費電流動作から
通常動作へ復帰する際、自動的に通常動作へ復帰する動
作のみならず、スタンバイ解除命令により通常動作へ復
帰する動作に対してもサポート可能な回路となる。

【図面の簡単な説明】

【図１】 本発明の１実施例を示した図。

【図２】 従来のスタンバイ回路を示した図。

【符号の説明】

１ ：スタンバイ入力制御回路 ２ ：ラッチ回路 ３ ：主回路 ４ ：論理和回路 ５ ：否定積回路 ６、７、２０ ：論理積回路 ８ ：インバータ回路 ９ ：帰還端子 １０ ：イネーブル端子 １１ ：スタンバイ状態設定端子 １２ ：書き込み端子 １３ ：スタンバイモード端子 １４ ：スタンバイ書き込み端子 １５ ：データ入力端子 １６ ：クロック端子 １７ ：ラッチ出力端子 １８ ：スタンバイ選択端子 ２１ ：オート解除イネーブル端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 主回路の消費電流を節減するスタンバイ
   回路において、第１の入力信号を受ける帰還端子、第２
   の入力信号を受けるスタンバイ状態設定端子、第３の入
   力信号を受ける書き込み端子、第４の入力信号を受ける
   イネーブル端子を入力端子として有し、スタンバイモー
   ド端子、スタンバイ書き込み端子を出力端子として有す
   るスタンバイ入力制御回路と、第１の入力信号を受ける
   データ入力端子、第２の入力信号を受けるクロック端子
   を入力端子として有し、ラッチ出力端子を出力端子とし
   て有するラッチ回路から構成されており、該スタンバイ
   入力制御回路のスタンバイモード端子と該ラッチ回路の
   データ入力端子、該スタンバイ入力制御回路のスタンバ
   イ書き込み端子と該ラッチ回路のクロック端子、及び該
   スタンバイ入力制御回路の帰還端子と該ラッチ回路のラ
   ッチ出力端子がそれぞれ接続されているスタンバイ回路
   において、 該スタンバイ入力制御回路に、第５の入力信号を入力す
   ることにより該スタンバイ入力制御回路の該第１の入力
   信号を有効信号あるいは無効信号のどちらかに決定する
   オート解除イネーブル端子を入力端子として設けたこと
   を特徴とするスタンバイ回路。
2. 【請求項２】 請求項１記載のスタンバイ回路であっ
   て、前記スタンバイ入力制御回路は、主回路の状態信号
   が記憶保持される前記ラッチ回路の出力信号たる前記第
   １の入力信号を受け、該第１の入力信号と主回路の状態
   を決定する信号たる前記第２の入力信号により、該ラッ
   チ回路の前記データ入力端子への前記第１の入力信号と
   して出力し、該第１の入力信号と該ラッチ回路の該第１
   の入力信号と対となる前記クロック端子から入力される
   該第２の入力信号へつくられる元の信号となる前記第３
   の入力信号と、該第３の入力信号を有効信号あるいは無
   効信号のどちらかに決定する前記第４の入力信号により
   前記スタンバイ書き込み端子の出力信号を生成する論理
   回路を有することを特徴とするスタンバイ回路。