JPH03125251A - データマルチ処理システム及びそのバス選択方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータマルチ処理システム及びそのバス選択方
法に係り、特に、複数のデータ処理ユニットから構成さ
れたシステムにおいて、一方のユニットから他方のユニ
ットのメモリをアクセスするに好適なデータマルチ処理
システム及びそのバス選択方法に関する。

〔従来の技術〕

従来のデータマルチ処理システムとしては、例えば特開
昭６１−６０１６２号公報に記載されているように、単
一のバスに複数の処理装置を接続したものが知られてい
る。この種のシステムにおいては、単一のバスアービタ
により各処理装置に対するバスを選択する制御を行うこ
とはできるが、単一のバスアービタによって制御できる
負荷には制約があること、更にはユニットサイズにも制
限があるところから負荷を拡張することが困難である。

そこで、単一のバスを複数のバスに拡張し。

拡張された各バスに処理装置を接続して各バスの負荷を
軽減する方法が採用されている。すなわちバス毎にバス
アービタを設け、各バスアービタによってユニット毎の
バス選択制御を行う構成が採用されている。

〔発明が解決しようとする課題〕

しかし、上記従来技術においては、一方のユニットから
他方のユニットへアクセスする点については配慮されて
おらず、いずれかのユニットが共通エリアを使用する場
合には１″″、未使用時にはＩＩ　ＯＩＩに管理フラグ
を設けているが、各ユニットが非同期で作動しているた
め、各ユニットが同時に共通エリアを使用するためのア
クセスが同じに発生したときには、各ユニットでフラグ
管理をしても共通エリアを円滑に使用することが困難で
ある。

本発明の目的は、一方のユニットから他方のユニットへ
のアクセスを円滑に行うことができるデータマルチ処理
システム及びそのバス選択方法を提供することにある。

〔課題を解決するための手段〕

前記目的を達成するために、本発明は、第１のシステム
として各種データを記憶するメインメモリと、メインメ
モリをアクセスするためのバス使用要求信号を出力する
複数のメインプロセッサと。

メインローカルバスを介してメインメモリに接続された
メインバスアービタと、各メインプロセッサとメインバ
スアービタとを互いに独立に接続する複数のメインバス
とを含むメインユニットと、各種データを記憶するサブ
メモリと、メインメモリ又はサブメモリをアクセスする
ためのバス使用要求信号を出力する複数のサブプロセッ
サと、サブローカルバスを介してサブメモリに接続され
たサブバスアービタとを互いに独立に接続する複数のサ
ブバスとを含むサブユニットとを備え、メインバスアー
ビタとサブバスアービタとはメインバスと並列なメイン
サブバスを介して接続され、メインメモリとサブメモリ
とはシステムバスを介して接続され、メインバスアービ
タぷ自系及び他系のプロセッサからのバス使用要求信号
に応答して、規定の優先順位に従って特定のプロセッサ
のみにメインローカルバスの使用を許可し、サブバスア
ービタは自系のプロセッサからのバス使用要求信号に応
答して、規定の優先順位に従って特定、のプロセッサの
みにサブローカルバスの使用を許可してなるデータマル
チ処理システムを構成したものである。

第１の方法として、メインメモリとデータの授受を行う
メインバスアービタと複数のメインプロセッサとを複数
のメインバスを介して接続し、サブメモリとデータの授
受を行うサブバスアービタと複数のサブプロセッサとを
複数のサブバスを介して接続し、メインメモリとサブメ
モリとをシステムバスを介して接続し、メインバスアー
ビタとサブバスアービタとを各メインバスと並列なメイ
ンサブバスを介して接続してなるものにおいて、各サブ
プロセッサが自系のサブメモリへのアクセスを要求する
とき各サブプロセッサからサブバスアービタヘバス使用
要求信号を出力し、この要求に応答したサブバスアービ
タが規定の優先順位に従って特定のサブプロセッサのみ
にサブローカルバスの使用を許可し、各サブプロセッサ
が他系のメインメモリへのアクセスを要求するときは各
サブプロセッサからサブバスアービタヘバス使用要求信
号を出力し、この要求に応答したサブバスアービタが規
定の優先順位に従って特定のサブプロセッサのみにサブ
ローカルバスの使用を許可すると共にメインサブバスを
介してメインバスアービタヘバス使用要求信号を転送し
、各メインプロセッサがメインメモリへのアクセスを要
求するとき各メインプロセッサからメインバスアービタ
ヘバス使用要求信号を出力し、各メインプロセッサとサ
ブバスアービタからの要求信号に応答したメインバスア
ービタが規定の優先順位に従って特定のプロセッサのみ
にメインローカルバスの使用を許可するデータマルチ処
理システムのバス選択方法を採用したものである。

〔作用〕

サブバスアービタは上位のメインバスアービタとカスケ
ード接続されているため、サブユニットからメインユニ
ットへのアクセスはメインユニット内のアクセスと同じ
アクセスとして扱われ、規定の優先順位に従ってサブユ
ニットからメインユニットへのアクセスが選択される。

このため各ユニットで共通エリアを同時にアクセスする
ことなく一方のユニットから他方のユニットへのアクセ
スを容易に行うことが可能となる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図において、データマルチ処理システムはメインユ
ニット１０．サブユニット１２を備えており、メインユ
ニット１０はメインプロセッサ群１４、メインメモリ１
６．メインバスアービタ１８、入出力装置２０．バス拡
張装置２２．メインローカルバス２４から構成されてお
り、サブユニット１２はサブプロセッサ群２６．サブメ
モリ２８、サブバスアービタ３０．プロセス入出力装置
３２．バス拡張装置３４．サブローカルバス３６から構
成されている。そしてバス拡張装置２２とバス拡張装置
３４とがシステムバス３８を介して接続され、メインバ
スアービタ１８とサブバスアービタ３０とがメインサブ
バス４０を介して接続されている。

メインプロセッサ群１４は複数のメインプロセッサから
構成されており、メインバスアービタ１８とはメインバ
ス（図示省略）を介して互いに独立に接続されている６
更にサブプロセッサ群２６も同様に、複数のサブプロセ
ッサから４Ｗ成されており、各サブプロセッサがサブバ
スを介して互いに独立にサブバスアービタ３０に接続さ
れている。メインバスアービタ１８はメインローカルバ
ス２４を介してメインメモリ１６．入出力装置２０、バ
ス拡張装置２２に接続されていると共にサブバスアービ
タ３ｏとカスケードに接続されている。すなわちサブバ
スアービタ３ｏはメインサブバス４０を介してメインバ
スと並列に、各メインプロセッサと共にメインバスアー
ビタ１８に接続されている。そして同じくサブバスアー
ビタ３０はサブローカルバス３６を介してサブメモリ２
８、プロセス入出力装置３２．バス拡張装置３４に接続
されている。

メインバスアービタ１８はメインプロセッサ群１４がメ
インメモリ１６をアクセスするためのバス使用要求信号
を受けると共に、サブプロセッサ群２６がメインメモリ
１６をアクセスするためのバス使用要求信号を受け、こ
れらの信号のうち規定の優先順位に従って特定のプロセ
ッサを選択し、選択したプロセッサにのみメインローカ
ルバス２４の使用を許可する信号を出力するようになっ
ている。またサブバスアービタ３０はサブプロセッサ群
２６からサブメモリ２８をアクセスするためのバス使用
要求信号を受け、各信号の中から規定の優先順位に従っ
た信号を選択し、特定のサブプロセッサ２６にのみサブ
ローカルバス３６の使用を許可するようになっている。

上記の構成において、第２図に示されるように、メイン
プロセッサ群１４からバス使用要求信号１００が出力さ
れ、バスアービタ３０からバス使用要求信号１１０が出
力されないときには、バス使用要求信号１００を出力し
たメインプロセッサ１４のうち１番優先順位の高いメイ
ンプロセッサ１４が選択され、選択されたメインプロセ
ッサ１４に対してバス使用許可信号１０２が出力され、
この信号を受けたメインプロセッサ１４がメインローカ
ルバス２４を介してメインメモリ１６をアクセスするこ
とが可能となる。一方、サブプロセッサ群２６からサブ
メモリ２８をアクセスするためのバス使用要求信号１０
４が出力された場合には、バス使用要求信号１０４を出
力したサブプロセッサ２６の中から１番優先順位の高い
サブプロセッサ２６がバスアービタ３０によって選択さ
れ。

選択されたサブプロセッサ２６に対してバスアービタ３
０からバス使用許可信号１０６が出力される。そしてこ
の信号を受けたサブプロセッサ２６はサブローカルバス
３６を介してサブメモリ２８をアクセスすることが可能
となる。

次に、サブプロセッサ２６からメインメモリ１６をアク
セスするためのバス使用要求信号１０４が出力されたと
きには、バスアービタ３０からバス使用要求信号１１０
が出力され、この信号がメインバスアービタ１８に転送
される。このときメインバスアービタ１８はメインプロ
セッサ１４からのバス使用要求信号１００が入力された
か否かを判定し、バス使用要求信号１１０のみが入力さ
れているときには、第３図に示されるように、バスアー
ビタ１８からバス使用許可信号１０８がサブバスアービ
タ３０へ出力される。これによりバス使用許可信号１０
４を出力したサブプロセッサ２６はサブローカルバス３
６．バス拡張装置３４．システムバス３８．バス拡、張
装置２２、メインローカルバス２４を介してメインメモ
リ１６をアクセスすることが可能となる。サブユニット
１２からメインメモリ１６へのアクセスが継続されてい
るときにはメインプロセッサ１４からバス使用要求信号
１００が発生しても、これらの信号の入力は拒否され、
サブユニット１２からメインメモリ１６へのアクセスが
終了した後バス使亜要求信号１００の入力が許可され、
メインメモリ１６が複数のプロセッサによって同時にア
クセスされるのが防止されるようになっている。

（発明の効果〕 以上説明したように、本発明によれば、メインバスアー
ビタでメインユニット内のアクセス及びサブユニットか
らのアクセスを管理し、規定の優先順位に従って特定の
プロセッサにのみバスの使用を許可するようにしたため
、一方のユニットから他方のユニットへのアクセスを円
滑に行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す全体構成図、第２図は
第１図に示すシステムの処理方法を説明するための図、
第３図は第１図に示すシステムの作用を説明するための
波形図である。 １０・・・メインユニット、１２・・、・サブユニット
。 １４・・・メインプロセッサ群、 １６・・・メインメモリ、 １８・・・メインバスアービタ、 ２２．３４・・・バス拡張装置、 ２４・・・メインローカルバス。 ２６・・・サブプロセッサ群、 ３０・・・サブバスアービタ、 ３６・・・サブローカルバス。 ２８・・・サブメモリ、

Claims (1)

1. 【特許請求の範囲】 １、各種データを記憶するメインメモリと、メインメモ
   リをアクセスするためのバス使用要求信号を出力する複
   数のメインプロセッサと、メインローカルバスを介して
   メインメモリに接続されたメインバスアービタと、各メ
   インプロセッサとメインバスアービタとを互いに独立に
   接続する複数のメインバスとを含むメインユニットと、
   各種データを記憶するサブメモリと、メインメモリ又は
   サブメモリをアクセスするためのバス使用要求信号を出
   力する複数のサブプロセッサと、サブローカルバスを介
   してサブメモリに接続されたサブバスアービタとを互い
   に独立に接続する複数のサブバスとを含むサブユニット
   とを備え、メインバスアービタとサブバスアービタとは
   メインバスと並列なメインサブバスを介して接続され、
   メインメモリとサブメモリとはシステムバスを介して接
   続され、メインバスアービタは自系及び他系のプロセッ
   サからのバス使用要求信号に応答して、規定の優先順位
   に従って特定のプロセッサのみにメインローカルバスの
   使用を許可し、サブバスアービタは自系のプロセッサか
   らのバス使用要求信号に応答して、規定の優先順位に従
   って特定のプロセッサのみにサブローカルバスの使用を
   許可してなるデータマルチ処理システム。 ２、メインメモリとデータの授受を行うメインバスアー
   ビタと複数のメインプロセッサとを複数のメインバスを
   介して接続し、サブメモリとデータの授受を行うサブバ
   スアービタと複数のサブプロセッサとを複数のサブバス
   を介して接続し、メインメモリとサブメモリとをシステ
   ムバスを介して接続し、メインバスアービタとサブバス
   アービタとを各メインバスと並列なメインサブバスを介
   して接続してなるものにおいて、各サブプロセッサが自
   系のサブメモリへのアクセスを要求するとき各サブプロ
   セッサからサブバスアービタへバス使用要求信号を出力
   し、この要求に応答したサブバスアービタが規定の優先
   順位に従って特定のサブプロセッサのみにサブローカル
   バスの使用を許可し、各サブプロセッサが他系のメイン
   メモリへのアクセスを要求するときは各サブプロセッサ
   からサブバスアービタへバス使用要求信号を出力し、こ
   の要求に応答したサブバスアービタが規定の優先順位に
   従って特定のサブプロセッサのみにサブローカルバスの
   使用を許可すると共にメインサブバスを介してメインバ
   スアービタへバス使用要求信号を転送し、各メインプロ
   セッサがメインメモリへのアクセスを要求するとき各メ
   インプロセッサからメインバスアービタへバス使用要求
   信号を出力し、各メインプロセッサとサブバスアービタ
   からの要求信号に応答したメインバスアービタが規定の
   優先順位に従って特定のプロセッサのみにメインローカ
   ルバスの使用を許可するデータマルチ処理システムのバ
   ス選択方法。