JPH03125253A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH03125253A JPH03125253A JP26286489A JP26286489A JPH03125253A JP H03125253 A JPH03125253 A JP H03125253A JP 26286489 A JP26286489 A JP 26286489A JP 26286489 A JP26286489 A JP 26286489A JP H03125253 A JPH03125253 A JP H03125253A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- receiving
- data processing
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、特に疎結合型マルチプロセッサ方式のデータ
処理システムに関する。
処理システムに関する。
（従来の技術）
従来、疎結合型マルチプロセッサ方式のデータ処理シス
テムでは、複数のプロセッサは同一またはそれぞれ別の
Ｏ３（オペレーティングシステム）により動作し、シリ
アル又はパラレルのシステムバスを通じて接続されてい
る。各プロセッサは例えばファイル装置等を介してデー
タの交換を実行する。
テムでは、複数のプロセッサは同一またはそれぞれ別の
Ｏ３（オペレーティングシステム）により動作し、シリ
アル又はパラレルのシステムバスを通じて接続されてい
る。各プロセッサは例えばファイル装置等を介してデー
タの交換を実行する。
このようなシステムは、システムのデータ処理での負荷
を複数のプロセッサに配分する分散システムとなる。こ
こで、各プロセッサは１１本のシステムバスにより接続
されている。システムバスは通常ではアービトレーショ
ン機能（調停機能）により、各プロセッサに使用権が割
り当たられる。
を複数のプロセッサに配分する分散システムとなる。こ
こで、各プロセッサは１１本のシステムバスにより接続
されている。システムバスは通常ではアービトレーショ
ン機能（調停機能）により、各プロセッサに使用権が割
り当たられる。
しかしながら、多数のプロセッサがシステムバスに接続
されると、バスのトラフィック量に制限されて、データ
処理の効率が著しく低下することになる。
されると、バスのトラフィック量に制限されて、データ
処理の効率が著しく低下することになる。
（発明が解決しようとする課題）
疎結合型マルチプロセッサ方式のシステムでは、アービ
トレーション機能を有する１本のシステムバスにより、
各プロセッサが接続されている。
トレーション機能を有する１本のシステムバスにより、
各プロセッサが接続されている。
このようなシステムでは、接続されるプロセッサが多数
になると、データ処理の効率が著しく低下する。したが
って、接続可能なプロセッサの数は制限されることにな
り、プロセッサ数を増加してシステム全体の性能を高め
ることは困難である。
になると、データ処理の効率が著しく低下する。したが
って、接続可能なプロセッサの数は制限されることにな
り、プロセッサ数を増加してシステム全体の性能を高め
ることは困難である。
本発明の目的は、疎結合型マルチプロセッサ方式におい
て、接続可能なプロセッサ数の増大化を図ることを可能
にして、システム全体の性能を高めることができるデー
タ処理システムを提供することにある。
て、接続可能なプロセッサ数の増大化を図ることを可能
にして、システム全体の性能を高めることができるデー
タ処理システムを提供することにある。
［発明の構成コ
（課題を解決するための手段と作用）
本発明は、疎結合型マルチプロセッサ方式のデータ処理
システムにおいて、複数のシステムバスを有し、各シス
テムバスの全てに接続した受信用バスインターフェース
、各システムバスの中で少なくとも１本のバスに接続し
た送信用バスインターフェース及び各システムバスを通
じて転送されるデータを処理するプロセッサのそれぞれ
を有する複数のプロセッサユニットを備えたシステムで
ある。
システムにおいて、複数のシステムバスを有し、各シス
テムバスの全てに接続した受信用バスインターフェース
、各システムバスの中で少なくとも１本のバスに接続し
た送信用バスインターフェース及び各システムバスを通
じて転送されるデータを処理するプロセッサのそれぞれ
を有する複数のプロセッサユニットを備えたシステムで
ある。
このような構成により、システムバスの使用制限を緩和
し、接続可能なプロセッサ数の増大化を図ることが可能
となる。これにより、システム全体の性能を高めること
ができる。
し、接続可能なプロセッサ数の増大化を図ることが可能
となる。これにより、システム全体の性能を高めること
ができる。
（実施例）
以下図面を参照して本発明の詳細な説明する。
第１図は同実施例に係わる疎結合型マルチプロセッサ方
式のデータ処理システムの構成を示すブロック図である
。本システムでは、複数のシステムバスｌｏａ 、 ｆ
ｏｂが設けられている。複数（同実施例では４個）のプ
ロセッサユニット１１〜■４はそれぞれ全てのシステム
バス１０ａ 、 ｌｏｂに接続されている。
式のデータ処理システムの構成を示すブロック図である
。本システムでは、複数のシステムバスｌｏａ 、 ｆ
ｏｂが設けられている。複数（同実施例では４個）のプ
ロセッサユニット１１〜■４はそれぞれ全てのシステム
バス１０ａ 、 ｌｏｂに接続されている。
各プロセッサユニット１１〜工４には、プロセッサ（Ｃ
Ｐ Ｕ） １ｌａ−１４ａ及びメモリ１ｌｂ−１４ｂが
設けられている。さらに、各プロセッサユニットｉｔ〜
１４には、各システムバス１０ａ 、 ｆｏｂのいずれ
かに接続される受信用バスインターフェース（受信用Ｂ
Ｉ ） １ｉｅ−１４ｃ及び送受信用Ｂ Ｉ ｌｉｄ
−１４ｄが設けられている。受信用Ｂ ｌ １ｌｃ−
１４ｃは、システムバスｌＯａ又はｌＯｂを通じて転送
されるデータを受信するための専用インターフェースで
ある。
Ｐ Ｕ） １ｌａ−１４ａ及びメモリ１ｌｂ−１４ｂが
設けられている。さらに、各プロセッサユニットｉｔ〜
１４には、各システムバス１０ａ 、 ｆｏｂのいずれ
かに接続される受信用バスインターフェース（受信用Ｂ
Ｉ ） １ｉｅ−１４ｃ及び送受信用Ｂ Ｉ ｌｉｄ
−１４ｄが設けられている。受信用Ｂ ｌ １ｌｃ−
１４ｃは、システムバスｌＯａ又はｌＯｂを通じて転送
されるデータを受信するための専用インターフェースで
ある。
一方、送受信用Ｂ１１１ｄ〜１４ｄは、システムバス１
０ａ又はｌＯｂを通じて転送されるデータを受信又はシ
ステムバスｌｏａ又はＩＯｂへ送信するためのインター
フェースである。
０ａ又はｌＯｂを通じて転送されるデータを受信又はシ
ステムバスｌｏａ又はＩＯｂへ送信するためのインター
フェースである。
次に、同実施例の動作を説明する。
先ず、例えばプロセッサユニット１１のＣＰＵ１１ａが
メモリｌｌｂからデータを、他のプロセッサユニット１
２〜１４へ転送する場合には、送受信用Ｂ１１１ｄがそ
のデータをシステムバス１０ｂに送信する。送信データ
は、システムバスｆｏｂを通じて、プロセッサユニット
１２又は１４の受信用Ｂ Ｉ １２ｃ 。
メモリｌｌｂからデータを、他のプロセッサユニット１
２〜１４へ転送する場合には、送受信用Ｂ１１１ｄがそ
のデータをシステムバス１０ｂに送信する。送信データ
は、システムバスｆｏｂを通じて、プロセッサユニット
１２又は１４の受信用Ｂ Ｉ １２ｃ 。
Ｌ４ｃにより受信される。また、プロセッサユニット１
３では、送受信用Ｂ Ｉ １３ｄがシステムバス１０ｂ
を通じて転送されるデータを受信することになる。
３では、送受信用Ｂ Ｉ １３ｄがシステムバス１０ｂ
を通じて転送されるデータを受信することになる。
一方、プロセッサユニット１１では、システムバスｌｏ
ａを通じて転送されるデータは受信用Ｂ Ｉ ｌｌｃに
より受信されて、ＣＰＵ１１ａ又はメモリｌｌｂに出力
される。また、システムバス１０ｂを通じて転送される
データは送受信用Ｂ１１１ｄにより受信されて、ＣＰＵ
ＩＩａ又はメモリＩｌｂに出力される。同様に、プロセ
ッサユニット１３では、システムバスｌｏａを通じて転
送されるデータは受信用Ｂ Ｉ １３ｃにより受信され
、システムバス１０ｂを通じて転送されるデータは送受
信用Ｂ Ｉ １３ｄにより受信される。また、各プロセ
ッサニーｑット１２゜１４では、システムバス１０ａを
通じて転送されるデータは送受信用Ｂ Ｉ １２ｄ 、
１４ｄにより受信され、システムバスｆｏｂを通じて
転送されるデータは受信用Ｂ Ｉ １２ｃ 、 １４ｃ
により受信される。
ａを通じて転送されるデータは受信用Ｂ Ｉ ｌｌｃに
より受信されて、ＣＰＵ１１ａ又はメモリｌｌｂに出力
される。また、システムバス１０ｂを通じて転送される
データは送受信用Ｂ１１１ｄにより受信されて、ＣＰＵ
ＩＩａ又はメモリＩｌｂに出力される。同様に、プロセ
ッサユニット１３では、システムバスｌｏａを通じて転
送されるデータは受信用Ｂ Ｉ １３ｃにより受信され
、システムバス１０ｂを通じて転送されるデータは送受
信用Ｂ Ｉ １３ｄにより受信される。また、各プロセ
ッサニーｑット１２゜１４では、システムバス１０ａを
通じて転送されるデータは送受信用Ｂ Ｉ １２ｄ 、
１４ｄにより受信され、システムバスｆｏｂを通じて
転送されるデータは受信用Ｂ Ｉ １２ｃ 、 １４ｃ
により受信される。
このようにして、複数のシステムバス１０ａ。
１０ｂを使用して、疎結合型の複数のプロセッサユニッ
ト１１〜１４が接続して、システムが構成されている。
ト１１〜１４が接続して、システムが構成されている。
各プロセッサユニット１１〜１４には、システムバスＩ
Ｏａ 、 １０ｂの全てに対してデータを受信するため
の受信用バスインターフェース（受信用Ｂ Ｉ ｌｉｅ
−１４ｃ及び送受信用Ｂ Ｉ ｌｉｄ −１４ｄ ）
が設けられている。また、各プロセッサユニット１１〜
１４には、システムバス１０ａ 、 ｊｏｂのいずれか
に対して少なくとも１個のデータを送信するための送信
用バスインターフェース（送受信用Ｂ Ｉ ｌｉｄ〜１
４ｄ ）が設けられている。
Ｏａ 、 １０ｂの全てに対してデータを受信するため
の受信用バスインターフェース（受信用Ｂ Ｉ ｌｉｅ
−１４ｃ及び送受信用Ｂ Ｉ ｌｉｄ −１４ｄ ）
が設けられている。また、各プロセッサユニット１１〜
１４には、システムバス１０ａ 、 ｊｏｂのいずれか
に対して少なくとも１個のデータを送信するための送信
用バスインターフェース（送受信用Ｂ Ｉ ｌｉｄ〜１
４ｄ ）が設けられている。
これにより、データ転送モードにおいて、各プロセッサ
ユニット１１〜１４がシステムバスを使用する使用率は
「１／Ｎ」 （Ｎはシステムバスの本数）となる。した
がって、システムバスのトラフィック量もｒ １． ／
Ｎ Ｊとなり、その制限が従来より大幅に緩和される
ことになる。また、各プロセッサユニット１１〜１４は
、システムバスの全てに対して受信機能を有するため、
プロセッサ間におけるデータ交換を確実に行なうことが
できる。
ユニット１１〜１４がシステムバスを使用する使用率は
「１／Ｎ」 （Ｎはシステムバスの本数）となる。した
がって、システムバスのトラフィック量もｒ １． ／
Ｎ Ｊとなり、その制限が従来より大幅に緩和される
ことになる。また、各プロセッサユニット１１〜１４は
、システムバスの全てに対して受信機能を有するため、
プロセッサ間におけるデータ交換を確実に行なうことが
できる。
［発明の効果］
以上詳述したように本発明によれば、疎結合型マルチプ
ロセッサ方式のデータ処理システムにおいて、データ送
信モードでのシステムバスの使用制限を緩和することが
できる。したがって、システムバスに接続可能なプロセ
ッサ数の増大化を図ることができる。この場合、各プロ
セッサはシステムバスの全てに対して受信機能を有する
ため、プロセッサ間におけるデータ交換を確実に行なう
ことができる。これにより、結果的にシステム全体の性
能を高めることができるものである。
ロセッサ方式のデータ処理システムにおいて、データ送
信モードでのシステムバスの使用制限を緩和することが
できる。したがって、システムバスに接続可能なプロセ
ッサ数の増大化を図ることができる。この場合、各プロ
セッサはシステムバスの全てに対して受信機能を有する
ため、プロセッサ間におけるデータ交換を確実に行なう
ことができる。これにより、結果的にシステム全体の性
能を高めることができるものである。
第１図は本発明の実施例に係わるデータ処理システムの
構成を示すブロック図である。 １０ａ 、 ｌＯｂ・・・システムバス、１１〜１４
・・・プロセッサユニット。
構成を示すブロック図である。 １０ａ 、 ｌＯｂ・・・システムバス、１１〜１４
・・・プロセッサユニット。
Claims (1)
- 【特許請求の範囲】 複数のシステムバスと、 この各システムバスの全てに接続した受信用バスインタ
ーフェース、前記各システムバスの中で少なくとも１本
のバスに接続した送信用バスインターフェース及び前記
各システムバスを通じて転送されるデータを処理するプ
ロセッサのそれぞれを有する複数のプロセッサユニット
とを具備したことを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26286489A JPH03125253A (ja) | 1989-10-11 | 1989-10-11 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26286489A JPH03125253A (ja) | 1989-10-11 | 1989-10-11 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03125253A true JPH03125253A (ja) | 1991-05-28 |
Family
ID=17381693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26286489A Pending JPH03125253A (ja) | 1989-10-11 | 1989-10-11 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03125253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6393520B2 (en) | 1997-04-17 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Data processor and data processing system with internal memories |
-
1989
- 1989-10-11 JP JP26286489A patent/JPH03125253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6393520B2 (en) | 1997-04-17 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Data processor and data processing system with internal memories |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0451938B1 (en) | Multiple cluster signal processor | |
| US4736319A (en) | Interrupt mechanism for multiprocessing system having a plurality of interrupt lines in both a global bus and cell buses | |
| WO1990002378A1 (en) | Multilevel distributed computer system | |
| JPS63255759A (ja) | 制御システム | |
| US6859852B2 (en) | Immediate grant bus arbiter for bus system | |
| CN103246623A (zh) | Soc计算设备扩展系统 | |
| CN121239450A (zh) | 一种基于多算法核的混合数据加密方法及系统 | |
| JPH03125253A (ja) | データ処理システム | |
| SU1337902A1 (ru) | Система соединени нескольких вычислительных устройств | |
| EP0578749A1 (en) | Apparatus and method for fast i/o transfer | |
| JPS61255461A (ja) | マルチｃｐｕ通信装置 | |
| RU97114997A (ru) | Многопроцессорная система обработки данных | |
| US20260086976A1 (en) | Shared communications resource in a multi-tile in-memory computation (imc) neural processing unit (npu) | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| SU1571606A1 (ru) | Устройство дл сопр жени процессоров с общей шиной мультипроцессорной системы | |
| JP2507140B2 (ja) | 多重並列デ―タバス装置 | |
| JPS62286155A (ja) | マルチｃｐｕ制御方式 | |
| JPH0573506A (ja) | マルチプロセツサシステム | |
| JPS644218B2 (ja) | ||
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPH0447433A (ja) | マルチプロセッサ制御方式 | |
| JPH03125248A (ja) | データ処理システム | |
| US20040213219A1 (en) | Method and apparatus to handle the flow control in a cascaded configuration | |
| JPS63111559A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS61125256A (ja) | 通信制御方法 |