JPH03126236A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03126236A
JPH03126236A JP1264033A JP26403389A JPH03126236A JP H03126236 A JPH03126236 A JP H03126236A JP 1264033 A JP1264033 A JP 1264033A JP 26403389 A JP26403389 A JP 26403389A JP H03126236 A JPH03126236 A JP H03126236A
Authority
JP
Japan
Prior art keywords
conductor pattern
semiconductor chip
tips
tape carrier
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1264033A
Other languages
English (en)
Inventor
Masakazu Kawada
政和 川田
Yasuo Matsui
松井 泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP1264033A priority Critical patent/JPH03126236A/ja
Publication of JPH03126236A publication Critical patent/JPH03126236A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テープキャリアに半導体チップを搭載した半
導体装置の製造方法に関するものである。
〔従来の技術) 近年、デイスプレィ、電子計算機、センサーなど多量に
半導体を用いるデバイスにおいて、小型・薄型・高密度
化のため、半導体素子の搭載方法としてテープキャリア
方式が有望視されている。
しかしながら、従来のテープキャリアは、デバイス孔内
へ突き出したインナーリードを形成する必要があったた
め工程が複雑で、不安定なリードが変形するため歩留り
が悪く、このため極めてコストも高いという欠点があっ
た。
このような問題を解決すため、本発明者らは先にデバイ
ス孔へ突き出すリードを形成させることなく半導体チッ
プを実装する方法の発明をなし開示した。
第2図に示すように、まず絶縁性のフィルム(1)と半
導体(2)を接着剤(3)ではりあわせたフレキシブル
基板上に形成された導電体パターンに、半導体チップ(
5)をフェイスダウンで位置合わせをする。
その後、絶縁性フィルム側からボンディングツール(7
)を当接させ、絶縁性フィルム(1)を介して導電体パ
ターンのインナーリード0ωの先端と半導体チップ上の
バンブ(6)を加熱加圧することにより、半導体チップ
を実装し、テープキャリア方式の半導体装置が完成する
この方法では、デバイス孔を形成する必要がないため、
工程が少なくて済み、しかもデバイス孔へ突き出してい
る導電体のリードが変形する不良発生がないため、歩留
りが高く、低コストになり、しかも接続部の信やI性が
高いという特徴があった。
また、半導体チップ上のどの位置からでも電極が取出せ
るため、リード数が多い半導体素子にも対応できるとい
う特徴があった。
ところが第3図のように、インナーリードOωの先端と
半導体チップ(5)上の電極とを接続する際、バンブ(
6)の高さが不均一であったり、ボンディングツール(
7)が平行でなかったりした場合に、インナーリードG
o)が半導体チップのエツジ(8)部に接触し、電気的
に短絡してしまうという欠点があった。
〔発明が解決しようとする課題〕
本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留りが高く、かつ信頼性の高いテープキャリア方式
の半導体装置を提供することにある。
〔課題を解決するための手段〕
即ち本発明は、可とう性のある絶縁性フィルム上に導電
体で形成した回路パターンを有するテープキャリアに半
導体チップを搭載する半導体装置の製造方法において、
テープキャリア上の1nTK、体パターンのインナーリ
ード先端を除く周辺領域に絶縁体によるコーティングを
施し、半導体チップ上に導電体パターンを下側にして載
置し、位置合わせした後、前記絶縁性フィルム側からボ
ンディングツールを当接させ、絶縁性フィルムを介して
導電体パターンのインナーリードの先端と半導体チップ
上の電極を加熱加圧し、接続することを特徴とする半導
体装置の製造方法である。
以下、図面により本発明の詳細な説明する。
第1図は、本発明による半導体装置の製造方法を示す要
部断面図である。絶縁性フィルム(1)と導電体(2)
を接着剤(3)で貼りあわせたフレキシブル基板上に、
フォトエツチングなどの方法により形成された導電体パ
ターンの表面にメツキ(4)を施したテープキャリア0
0を用意する。つぎに、このテープキャリアの半導体チ
ップを搭載する面の導電体パターンのインナーリード0
rfJ先端を除く周辺領域に、絶縁体(9)を薄くコー
トし、乾燥させておく。
このテープキャリア00の導電体パターンを下側にして
半導体チップ(5)の上に載置し、チップ上の電極と導
電体パターンのインナーリード0■の先端のバンブ(6
)との位置を合わせる。続いて、絶縁性フィルム(1)
側からボンディングツール(7)を当て、加熱加圧を行
い、導電体パターンに半導体チップ(5)を接続する。
このように、テープキャリアθ1)の半導体チップ搭載
面の、導電体パターンのインナーリード00の先端を除
く周辺を、絶縁体(9)で薄くコートしたことが本発明
の特徴であり、これにより、半導体チップ搭載時に生じ
るインナーリードと半導体チップのエツジ(8)部の短
絡による電気的な不良を防止することができ、信頼性の
高い半導体装置が得られるようになる。
本発明において使用する絶縁性フィルム(1)と導電体
(2)の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルムを介して加熱加圧するため、絶
縁性フィルム(1)、接着剤(3)はポリイミド樹脂な
どのように耐熱性があり、かつできるだけ薄いものであ
るほうが望ましい。さらには、絶縁性フィルム(1)上
に蒸着、スパッタリング、メツキなどの方法で金属膜を
形成し、もしくは、金属箔上にエポキシ樹脂、ポリイミ
ド樹脂などの絶縁性樹脂を塗布し、乾燥して得られた、
接着剤を使用しない2N構造の積層体であれば、耐熱性
を低下させ、或いはボンディングツールによる加熱加圧
の際に熱を遮る層が少なくなるので、よりよい結果を与
える。また、半導体チップと導電体パターンとの位置合
わせを容易にするためには透明性のある絶縁性フィルム
の方が望ましい。
本発明において使用する導電体パターン表面にコートす
る#I!!、縁体(9)は、特にその材質を限定するも
のではないが、高温のボンディングツールが接近するた
め、エポキシ樹脂、ポリイミド樹脂など耐熱性があり、
かつ導電体、絶縁性フィルム等との密着がよいものが望
ましい。
通常、半導体チップ(5)と導電体パターンのインナー
リード0[Dを接続するためにバンプ(6)を形成し、
このバンプは半導体チップ(5)の電極の表面、または
導電体パター−ンのインナーリード00)の先端のどち
らに設けてもよいが、−aに、半導体チップにバンプを
形成するには、高額の設備と高度な技術が必要であり、
工程も多くコストの非常に高いものであり、バンブ付チ
ップの入手も容易でないため、本発明においてもインナ
ーリード先端にバンプを形成するほうが望ましい。但し
、コストなどを重視しないなら、インナーリードの先端
及び半導体チップ上の両方にバンプが形成されているほ
うがより好ましいことはいうまでもない。また、デバイ
ス孔のあるテープキャリア方式の半導体装置では、メツ
キ、エツチング、転写などによりデバイス孔へ突き出し
たインナーリードの先端にバンプを形成する方法が工夫
されているが、細い不安定なリードの為、工程が長くな
り歩留りも高くなくコスト高になるものであるのに対し
、本発明の場合のように、導電体のパターンのインナー
リードの先端にバンプを形成する方法は、リードの裏に
絶縁性フィルムがあるため、リードの先端のみ部分的に
メツキを厚くつけたり、導電ペーストを塗布したり、先
端以外の部分をエツチングで細くするなど一般に行われ
ている方法で簡単に行うことができ、その方法は特に限
定するものではない。また、バンプの高さは、特に制限
はないがその効果から考えて10〜40μmの間が望ま
しい。
導電体(2)パターンの表面上に施しであるメツキ(4
)は、その材質を特に限定するものではないが、半導体
チップ上の接続部にあわせ、金、錫、はんだなどを用い
るほうが好ましい。
また、本発明で使用するボンディングツール(7)は、
通常半導体の搭載用に用いられているものであれば特に
限定するものではないが、500″C11秒、1リード
当たり200g以上の加熱加圧ができ、半導体チップと
の平行度が5μm以下のものであれば、より良好な効果
が得られる。
このように、本発明では、デバイス孔を必要としないフ
ィルムキャリア方式の半導体装置の製造方法における、
半導体チップと導電体パターンのインナーリードを接続
する場合に、インナーリード0[Dが半導体チップ(5
)のエツジ(8)部に接触し、電気的に短絡するという
欠点を排除することができ、高い歩留りで高僧転性のフ
ィルムキャリア方式の半導体装置が得られる。
以下、本発明の実施例と従来方式による比較例を示す。
〔実施例〕
厚さ35μmの電解銅箔にポリイミド樹脂を塗布・乾燥
して厚さ20μmの絶縁層を形成し、2層構造の積層体
を得た。これを幅35mnのテープ状にスリットし、銅
箔面をエツチング加工によりパターン化し、インナーリ
ードの先端に電気メツキにより高さ25μmバンプを形
成した後、表面にニッケル3.0μmを下地にして、金
0.5μmのメツキを施しテープキャリアを得た。
次に、テープキャリア上の銅パターンのインナーリード
先端を除く周辺領域に、ポリイミド樹脂を5μmの厚さ
でコートした。この後、このテープキャリアの銅パター
ン面を半導体チップのti面に向かい合わせ、銅パター
ンのインナーリードの先端のバンプとチップ上の電極の
位置合わせをした。その後、ポリイミド樹脂絶縁層を介
して、ボンディングツールを用いて、450°c、1秒
、荷重100g/リードのポンディング条件で加熱加圧
して接合し、半導体チップの搭載を行った。得られた半
導体装置において、インナーリードと半導体チップのエ
ツジ部とを検査したところ、短絡などの不良は生じてい
なかった。
〔比較例〕
テープキャリア上の銅パターンのインナーリード先端を
除く周辺領域を、ポリイミド樹脂でコートしていないこ
と以外は、実施例と全く同じテープキャリア及び半導体
装置を用意し、半導体チップを実施例と同じ方法により
テープキャリアに搭載した。
ここで、得られた半導体装置において、インナーリード
と半導体チップのエツジ部とを検査したところ、数個所
に短絡が見られた。
〔発明の効果] このように、本発明に従って、テープキャリア上の導電
体パターンのインナーリード先端を除く周辺領域を絶縁
体で薄くコートすることにより、デバイス孔のないテー
プキャリア方式の半導体装置の製造方法の従来の欠点で
ある。半導体チップと導電体パターンとの接合時にイン
ナーリードと半導体チップのエツジが接触するという欠
点を克服することができ、また、ボンディングツールの
平行度、バンブ高さの均一性などを緩和でき、その結果
ボンディングの信頼性を著しく向上させることが可能と
なる。
【図面の簡単な説明】 第1図は本発明による半導体装置の製造方法を示す要部
断面図、第2図は従来方式による半導体装置の製造方法
を示す要部断面図で、第3図は従来方式の半導体装置の
製造方法において得られた半導体装置の不良を説明する
ための図である。

Claims (1)

    【特許請求の範囲】
  1. (1)可とう性のある絶縁性フィルム上に導電体で形成
    した回路パターンを有するテープキャリアに半導体チッ
    プを搭載する半導体装置の製造方法において、テープキ
    ャリア上の導電体パターンのインナーリード先端を除く
    周辺領域に絶縁体によるコーティングを施し、半導体チ
    ップ上に導電体パターンを下側にして載置し、位置合わ
    せした後、前記絶縁性フィルム側からボンディングツー
    ルを当接させ、絶縁性フィルムを介して、導電体パター
    ンのインナーリードの先端と半導体チップ上の電極を加
    熱加圧し、接続することを特徴とする半導体装置の製造
    方法。
JP1264033A 1989-10-12 1989-10-12 半導体装置の製造方法 Pending JPH03126236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1264033A JPH03126236A (ja) 1989-10-12 1989-10-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1264033A JPH03126236A (ja) 1989-10-12 1989-10-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03126236A true JPH03126236A (ja) 1991-05-29

Family

ID=17397615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1264033A Pending JPH03126236A (ja) 1989-10-12 1989-10-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03126236A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117912A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 配線基板およびその製造方法、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117912A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 配線基板およびその製造方法、並びに電子機器

Similar Documents

Publication Publication Date Title
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6016013A (en) Semiconductor device mounting structure
JPS629642A (ja) 半導体装置の製造方法
US20040106288A1 (en) Method for manufacturing circuit devices
JP2004119730A (ja) 回路装置の製造方法
JPH03101142A (ja) 半導体装置の製造方法
KR0165883B1 (ko) 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩
JPH03129745A (ja) 半導体装置の実装方法
JPH01192125A (ja) 半導体装置の実装構造
JP3686047B2 (ja) 半導体装置の製造方法
JP2740977B2 (ja) 半導体装置
JPH03126237A (ja) 半導体装置の製造方法
JPH0385741A (ja) 半導体装置の製造方法
JPH0385740A (ja) 半導体装置
JPH0363813B2 (ja)
JPH0385739A (ja) 半導体装置の実装方法
JP2652222B2 (ja) 電子部品搭載用基板
JPH03101140A (ja) 半導体装置
JPH03131045A (ja) 半導体装置の製造方法
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JP2784209B2 (ja) 半導体装置
JPH0395999A (ja) 半導体装置
JPH0379050A (ja) 半導体装置の製造方法
JP3028413B1 (ja) 電子回路装置