JPH0385740A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0385740A JPH0385740A JP22154789A JP22154789A JPH0385740A JP H0385740 A JPH0385740 A JP H0385740A JP 22154789 A JP22154789 A JP 22154789A JP 22154789 A JP22154789 A JP 22154789A JP H0385740 A JPH0385740 A JP H0385740A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating film
- conductor pattern
- tape carrier
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 abstract description 10
- 238000007789 sealing Methods 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テープキャリアに半導体チップを実装し、樹
脂封止をした半導体装置に関するものである。
脂封止をした半導体装置に関するものである。
近年、デイスプレィ、電子計算機など半導体を用いるデ
バイスにおいて、小型・薄型・高密度化のため、テープ
キャリア方式が有望視されている。
バイスにおいて、小型・薄型・高密度化のため、テープ
キャリア方式が有望視されている。
しかしながら、従来のテープキャリアは、デバイス孔内
へ突き出したリードを形成する必要があったため工程が
複雑で、不安定なリードが変形するため歩留まりが悪く
、このため極めてコストも高いという欠点があった。
へ突き出したリードを形成する必要があったため工程が
複雑で、不安定なリードが変形するため歩留まりが悪く
、このため極めてコストも高いという欠点があった。
このような問題点を解消するため、本発明者らは先にデ
バイス孔へ突き出すリードを形成させることなく半導体
チップを実装する方法の発明をなし開示した。第3図に
この方法を示す。まず絶縁性フィルム(1)と導電体(
2)を接着剤(3)ではりあわせたフレキシブル基板上
に形成された導電体パターンに、バンプ(6)を上面に
形成した半導体チップ(5)をフェイスダウンで位置合
わせをする。その後、絶縁性フィルム側からボンディン
グツール(17)を当接させ、絶縁性フィルム(1)を
介して導電体パターンのリードの先端の接続部と半導体
チップ上のバンプ(6)を加熱加圧することにより半導
体チップ(5)を実装する。
バイス孔へ突き出すリードを形成させることなく半導体
チップを実装する方法の発明をなし開示した。第3図に
この方法を示す。まず絶縁性フィルム(1)と導電体(
2)を接着剤(3)ではりあわせたフレキシブル基板上
に形成された導電体パターンに、バンプ(6)を上面に
形成した半導体チップ(5)をフェイスダウンで位置合
わせをする。その後、絶縁性フィルム側からボンディン
グツール(17)を当接させ、絶縁性フィルム(1)を
介して導電体パターンのリードの先端の接続部と半導体
チップ上のバンプ(6)を加熱加圧することにより半導
体チップ(5)を実装する。
最後に、半導体チップ(5)と導電体パターンのリード
との接続部を保護するため、第2図に示したように、開
孔(7)より樹脂(8)を注入して封止し、テープキャ
リア方式の半導体装置が完成する。この方法では、デバ
イス孔へ突き出すリードを形成する必要がないため、工
程が少なくて済み、しかもデバイス孔へ突き出している
導電体のリードが変形する不良発生がないため、歩留ま
りが高く低コストになりしかも接続部の信頼性が高いと
いう特徴があった。
との接続部を保護するため、第2図に示したように、開
孔(7)より樹脂(8)を注入して封止し、テープキャ
リア方式の半導体装置が完成する。この方法では、デバ
イス孔へ突き出すリードを形成する必要がないため、工
程が少なくて済み、しかもデバイス孔へ突き出している
導電体のリードが変形する不良発生がないため、歩留ま
りが高く低コストになりしかも接続部の信頼性が高いと
いう特徴があった。
ところが、樹脂封止をした製品を高温高温試験(HHT
)、飽和耐湿性試験(PCT)、熱ストレス試験(T/
C)などを行った場合、封止樹脂、銅箔(導電体)、絶
縁性フィルム、半導体デツプのそれぞれの線膨張係数・
湿度膨張係数の違いにより、樹脂(8)にクランクが生
したり、導電体パターンのリード(4)が断線するなど
の不良が生じる欠点が判明した。この問題を解決するに
は、封止樹脂や絶縁性フィルムの線膨張係数及び湿度膨
張係数を制御する方法が考えられるが、銅箔、半導体チ
ップの特性は変えることができないため、不良低減の効
果はあるものの根本的な解決策ではなかった。
)、飽和耐湿性試験(PCT)、熱ストレス試験(T/
C)などを行った場合、封止樹脂、銅箔(導電体)、絶
縁性フィルム、半導体デツプのそれぞれの線膨張係数・
湿度膨張係数の違いにより、樹脂(8)にクランクが生
したり、導電体パターンのリード(4)が断線するなど
の不良が生じる欠点が判明した。この問題を解決するに
は、封止樹脂や絶縁性フィルムの線膨張係数及び湿度膨
張係数を制御する方法が考えられるが、銅箔、半導体チ
ップの特性は変えることができないため、不良低減の効
果はあるものの根本的な解決策ではなかった。
本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留まりが高く、低コストで、且つ信頼性の高いテー
プキャリア方式の半導体装置を提供することにある。
討の結果なされたものであり、その目的とするところは
、歩留まりが高く、低コストで、且つ信頼性の高いテー
プキャリア方式の半導体装置を提供することにある。
すなわち本発明は、可とう性のある絶縁性フィルム上に
導電体で形成した回路パターンを有するテープキャリア
に半導体チップを実装した半導体装置において、導電体
パターンのリード先端付近で隣接するリード間の絶縁性
フィルムの少なくとも1力所以上にスリットを設けると
共に、上面にバンプを形成した半導体チップ上に導電体
パターンを下側にしたテープキャリアを載置し、位置合
せして、前記絶縁性フィルム側からボンディングツール
を当接させ加熱加圧することにより半導体チップを実装
した後、半導体チップと導電体パターンのリードとの接
続部に樹脂を注入し封止したことを特徴とする半導体装
置である。
導電体で形成した回路パターンを有するテープキャリア
に半導体チップを実装した半導体装置において、導電体
パターンのリード先端付近で隣接するリード間の絶縁性
フィルムの少なくとも1力所以上にスリットを設けると
共に、上面にバンプを形成した半導体チップ上に導電体
パターンを下側にしたテープキャリアを載置し、位置合
せして、前記絶縁性フィルム側からボンディングツール
を当接させ加熱加圧することにより半導体チップを実装
した後、半導体チップと導電体パターンのリードとの接
続部に樹脂を注入し封止したことを特徴とする半導体装
置である。
以下、図面により本発明の詳細な説明する。
第1図は本発明における半導体チップを実装する前のテ
ープキャリアを示す図、第2図は半導体チップを実装し
樹脂封止した完成品の断面図である。絶縁性フィルム(
1)と導電体(2)を接着剤(3)で貼りあわせたフレ
キシブル基板上に、フォトエツチングなどの方法により
形成された導電体(2)パターンのリードの表面にメツ
キを施し、次に、打抜きプレスなどを用いて、導電体パ
ターンのリード先端付近で隣接するリード間の絶縁フィ
ルム(1)にスリット(9)を形成し、第1図のような
テープキャリア(10)を作製する。
ープキャリアを示す図、第2図は半導体チップを実装し
樹脂封止した完成品の断面図である。絶縁性フィルム(
1)と導電体(2)を接着剤(3)で貼りあわせたフレ
キシブル基板上に、フォトエツチングなどの方法により
形成された導電体(2)パターンのリードの表面にメツ
キを施し、次に、打抜きプレスなどを用いて、導電体パ
ターンのリード先端付近で隣接するリード間の絶縁フィ
ルム(1)にスリット(9)を形成し、第1図のような
テープキャリア(10)を作製する。
このテープキャリアの導電体パターンを下側にして、上
面側にバンプ(6)を形成した半導体チップ(5)の上
に載置し、チップ上のバンプ(6)と導電体パターンの
リードの先端との位置を合わせる。続いて、第3図のよ
うに絶縁性フィルム(1)側からボンディングツール(
17)を当て、押圧しながら導電体パターンに半導体チ
ップ(5)を接続する。最後に、半導体チップ(5)と
導電体パターン(2)のリードの接続部を保護するため
に樹脂(8〉を流し込み封止すれば、第2図に示すよう
な半導体装置が完成する。
面側にバンプ(6)を形成した半導体チップ(5)の上
に載置し、チップ上のバンプ(6)と導電体パターンの
リードの先端との位置を合わせる。続いて、第3図のよ
うに絶縁性フィルム(1)側からボンディングツール(
17)を当て、押圧しながら導電体パターンに半導体チ
ップ(5)を接続する。最後に、半導体チップ(5)と
導電体パターン(2)のリードの接続部を保護するため
に樹脂(8〉を流し込み封止すれば、第2図に示すよう
な半導体装置が完成する。
このように、本発明では隣接する導電体パターン(2)
のリードの先端付近にスリット(−f+)を設けたこと
が特徴であり、このような構造にすることにより、封止
樹脂(8)、導電体(2)、絶縁性フィルム(1)、半
導体チップ(5)の線膨張係数および湿度膨張係数の違
いによって生じる応力を吸収することができ、樹脂のク
ランク、リードの断線などの不良の発生を防ぐことがで
きる。
のリードの先端付近にスリット(−f+)を設けたこと
が特徴であり、このような構造にすることにより、封止
樹脂(8)、導電体(2)、絶縁性フィルム(1)、半
導体チップ(5)の線膨張係数および湿度膨張係数の違
いによって生じる応力を吸収することができ、樹脂のク
ランク、リードの断線などの不良の発生を防ぐことがで
きる。
また、本発明において樹脂封止をする際、半導体チップ
(5)と絶縁性フィルム(1)の間に隅々にまで樹脂が
入り込むように、導電体パターンのリードで囲まれた内
側の部位に開孔(7)を設け、この孔より樹脂を流し込
めばより信頼性の高い半導体装置を得ることが可能とな
る。
(5)と絶縁性フィルム(1)の間に隅々にまで樹脂が
入り込むように、導電体パターンのリードで囲まれた内
側の部位に開孔(7)を設け、この孔より樹脂を流し込
めばより信頼性の高い半導体装置を得ることが可能とな
る。
本発明におけるスリット(9)の形成方法は、特に限定
するものではないが、コストの面ではプレス打抜き、リ
ードのピッチが細かくなってきた場合にはレーザ加工な
どを利用するのが好ましい。
するものではないが、コストの面ではプレス打抜き、リ
ードのピッチが細かくなってきた場合にはレーザ加工な
どを利用するのが好ましい。
また、本発明において使用する絶縁性フィルム(1,)
と導電体(2)の積層体は、通常フレキシブル印刷回路
用基板として用いられているものであれば何ら特定する
ものではないが、絶縁性フィルム(1)を介して加熱加
圧するため、絶縁性フィルム(1)、接着剤(3)はポ
リイミド樹脂などのように耐熱性があり、かつできるだ
け薄いものであるほうが望ましい。さらには、絶縁性フ
ィルム(1)上に華着、スパッタリング、メツキなどの
方法で金属膜を形威し、もしくは、金属箔上にエポキシ
樹脂、ポリイミド樹脂などの絶縁性樹脂を塗布、乾燥し
て得られた、接着剤を使用しない2層構造の積層体であ
れば、耐熱性を低下させ、あるいはボンディングツール
による加熱加圧の際に熱を遮る層が少なくなるので、よ
りよい結果を与える。
と導電体(2)の積層体は、通常フレキシブル印刷回路
用基板として用いられているものであれば何ら特定する
ものではないが、絶縁性フィルム(1)を介して加熱加
圧するため、絶縁性フィルム(1)、接着剤(3)はポ
リイミド樹脂などのように耐熱性があり、かつできるだ
け薄いものであるほうが望ましい。さらには、絶縁性フ
ィルム(1)上に華着、スパッタリング、メツキなどの
方法で金属膜を形威し、もしくは、金属箔上にエポキシ
樹脂、ポリイミド樹脂などの絶縁性樹脂を塗布、乾燥し
て得られた、接着剤を使用しない2層構造の積層体であ
れば、耐熱性を低下させ、あるいはボンディングツール
による加熱加圧の際に熱を遮る層が少なくなるので、よ
りよい結果を与える。
導電体パターン表面上にはメツキを施しであるが、その
種類、厚み、溝底は特に限定するものではないが、半導
体チップ(5)上のバンプ(6)にあわせ金、錫、半田
など一般に用いられているものが好ましい。
種類、厚み、溝底は特に限定するものではないが、半導
体チップ(5)上のバンプ(6)にあわせ金、錫、半田
など一般に用いられているものが好ましい。
また、封止樹脂(8)は、一般に半導体の封止用として
用いられているものであれば特に限定するものではない
が、耐湿性の高い液状エポキシ樹脂などが望ましい。
用いられているものであれば特に限定するものではない
が、耐湿性の高い液状エポキシ樹脂などが望ましい。
本発明の方法で使用するボンディングツール(17)は
、600°C11秒、200 g/リード以上の加熱加
圧ができ、半導体チップとの平行度が5μm以下の通常
使用されているものであれば特に限定するものではない
。
、600°C11秒、200 g/リード以上の加熱加
圧ができ、半導体チップとの平行度が5μm以下の通常
使用されているものであれば特に限定するものではない
。
このように、本発明では、デバイス孔へ突き出すリード
を必要としない新しい構造のフィルムキャリア方式の半
導体装置において問題となっていた、樹脂封止後にクラ
ンクが生じたり、リードの断線が起こるという欠点を排
除することができ、高い歩留まりで、低コストかつ高信
頼性のフィルムキャリア方式の半導体装置が得られる。
を必要としない新しい構造のフィルムキャリア方式の半
導体装置において問題となっていた、樹脂封止後にクラ
ンクが生じたり、リードの断線が起こるという欠点を排
除することができ、高い歩留まりで、低コストかつ高信
頼性のフィルムキャリア方式の半導体装置が得られる。
以下、本発明の実施例と従来方式の比較例を示す。
厚さ35μmの電解銅箔にボリイ旦ド樹脂を塗布・乾燥
して厚さ25μmの絶縁層を形威し、2層構造の積層体
を得た。これを幅35mmのテープ状にスリットし、銅
箔面をエツチング加工によりパターン化し、表面にニッ
ケル5.0μmを下地にして金0.3μmのメツキを施
した。次に、プレス打抜きにより、銅パターンのリード
の先端にスリットを形成するとともに、半導体チップ上
の電極が囲む面積よりも小さい開孔をあけた。
して厚さ25μmの絶縁層を形威し、2層構造の積層体
を得た。これを幅35mmのテープ状にスリットし、銅
箔面をエツチング加工によりパターン化し、表面にニッ
ケル5.0μmを下地にして金0.3μmのメツキを施
した。次に、プレス打抜きにより、銅パターンのリード
の先端にスリットを形成するとともに、半導体チップ上
の電極が囲む面積よりも小さい開孔をあけた。
続いて、半導体チップ上に形成された接続用金バンプと
テープキャリアの銅パターンのリードの先端とを位置合
わせし、ポリイミド樹脂絶縁層を介して、ボンディング
ツールを用いて、430°C11,5秒、荷重120
g/リードで加熱加圧して接合し、半導体チップの実装
を行った。さらに、ボリイ2ド絶縁層に設けた開孔より
液状エポキシ樹脂を注入し、100°C13時間硬化さ
せた。
テープキャリアの銅パターンのリードの先端とを位置合
わせし、ポリイミド樹脂絶縁層を介して、ボンディング
ツールを用いて、430°C11,5秒、荷重120
g/リードで加熱加圧して接合し、半導体チップの実装
を行った。さらに、ボリイ2ド絶縁層に設けた開孔より
液状エポキシ樹脂を注入し、100°C13時間硬化さ
せた。
得られた半導体装置を環境試験したところ、HHT(8
5°C185%)1500時間、PCT(121’C,
100%)300時間、T/C(55°C,125°C
)300時間でいずれも封止樹脂のクラック、リードの
断線などの不良は発生しなかった。
5°C185%)1500時間、PCT(121’C,
100%)300時間、T/C(55°C,125°C
)300時間でいずれも封止樹脂のクラック、リードの
断線などの不良は発生しなかった。
スリットを形威しなかったこと以外は実施例と同じ構成
の、テープキャリア方式の半導体装置を作製し同様の環
境試験を行ったところ、HHT500時間で12%、P
CT100時間で26%、T/C200時間で24%の
不良が発生した。
の、テープキャリア方式の半導体装置を作製し同様の環
境試験を行ったところ、HHT500時間で12%、P
CT100時間で26%、T/C200時間で24%の
不良が発生した。
〔発明の効果]
このように、本発明に従うと、デバイス孔へ突き出すリ
ードのないテープキャリア方式の半導体装置の欠点であ
った、封止樹脂にクランクが生したり、導電体パターン
のリードが断線するという不良の発生を克服することが
でき、その結果、歩留まりが高く、低コストでかつ信頼
性の高い半導体装置を得ることが可能となる。
ードのないテープキャリア方式の半導体装置の欠点であ
った、封止樹脂にクランクが生したり、導電体パターン
のリードが断線するという不良の発生を克服することが
でき、その結果、歩留まりが高く、低コストでかつ信頼
性の高い半導体装置を得ることが可能となる。
第1図は本発明における半導体チップを実装する前のテ
ープキャリアを示す図、第2図は半導体チップを実装し
樹脂封止した完成品の断面図で、第3図は本発明におけ
る半導体チップの実装方法を示す図である。
ープキャリアを示す図、第2図は半導体チップを実装し
樹脂封止した完成品の断面図で、第3図は本発明におけ
る半導体チップの実装方法を示す図である。
Claims (1)
- (1)可とう性のある絶縁性フィルム上に導電体で形成
した回路パターンを有するテープキャリアに半導体チッ
プを実装した半導体装置において、導電体パターンのリ
ード先端付近で隣接するリード間の絶縁性フィルムの少
なくとも1カ所以上にスリットを設けると共に、上面に
バンプを形成した半導体チップ上に導電体パターンを下
側にしたテープキャリアを載置し、位置合せして、前記
絶縁性フィルム側からボンディングツールを当接させ加
熱加圧することにより半導体チップを実装した後、半導
体チップと導電体パターンのリードとの接続部に樹脂を
注入し封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22154789A JPH0385740A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22154789A JPH0385740A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385740A true JPH0385740A (ja) | 1991-04-10 |
Family
ID=16768435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22154789A Pending JPH0385740A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407447B1 (en) | 1999-04-07 | 2002-06-18 | Nec Corporation | Tape carrier package |
| JP2006204113A (ja) * | 2005-01-25 | 2006-08-10 | Yasuo Seki | 冷凍雑煮及びその冷凍雑煮の製造方法 |
-
1989
- 1989-08-30 JP JP22154789A patent/JPH0385740A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407447B1 (en) | 1999-04-07 | 2002-06-18 | Nec Corporation | Tape carrier package |
| JP2006204113A (ja) * | 2005-01-25 | 2006-08-10 | Yasuo Seki | 冷凍雑煮及びその冷凍雑煮の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016013A (en) | Semiconductor device mounting structure | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6022761A (en) | Method for coupling substrates and structure | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JPWO2000070677A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| US6504239B1 (en) | Semiconductor device having dummy pattern that relieves stress | |
| JPH0385740A (ja) | 半導体装置 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2000133658A (ja) | 電子部品の製造方法 | |
| JPH0363813B2 (ja) | ||
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JPH03101140A (ja) | 半導体装置 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0385741A (ja) | 半導体装置の製造方法 | |
| JPH03104133A (ja) | 半導体装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0385739A (ja) | 半導体装置の実装方法 | |
| JPH03126236A (ja) | 半導体装置の製造方法 |