JPH0385739A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0385739A JPH0385739A JP1221546A JP22154689A JPH0385739A JP H0385739 A JPH0385739 A JP H0385739A JP 1221546 A JP1221546 A JP 1221546A JP 22154689 A JP22154689 A JP 22154689A JP H0385739 A JPH0385739 A JP H0385739A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- printed circuit
- circuit board
- conductor pattern
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テープキャリア方式の半導体装置のプリント
回路基板への実装方法に関するものである。
回路基板への実装方法に関するものである。
近年、デイスプレィ、電子計算機など半導体を用いるデ
バイスにおいて、小型・薄型・高密度化のため、テープ
キャリア方式が有望視されている。
バイスにおいて、小型・薄型・高密度化のため、テープ
キャリア方式が有望視されている。
しかしながら、従来のテープキャリアは、デバイス孔内
へ突き出したリードを形成する必要があったため工程が
複雑で、不安定なリードが変形するため歩留まりが悪く
、このため極めてコストも高いという欠点があった。
へ突き出したリードを形成する必要があったため工程が
複雑で、不安定なリードが変形するため歩留まりが悪く
、このため極めてコストも高いという欠点があった。
このような問題を解消するため、本発明者らは先にデバ
イス孔へ突き出すリードを形成させることなく半導体チ
ップを搭載する方法の発明をなし開示した。第４図に示
すように、まず絶縁性フィルム（１）と導電体（２）を
接着剤（３）ではりあわせたフレキシブル基板上に形成
された導電体パターンに、バンプ（６）を上面に形成し
た半導体チップ（５）をフェイスダウンで位置合ゎせを
する。次に、導電体パターンのインナーＩＪ−）’（工
０）で囲まれた内側の部位に開孔（１１）を設ける。そ
の後、絶縁性フィルム側からボンディングツール（７）
を当接させ、絶縁性フィルム（１）を介して導電体パタ
ーンのインナーリード（１ｏ）の先端の接続部と半導体
チップ（５）上のバンプ（６）を加熱加圧することによ
り半導体チップ（５）を搭載する。
イス孔へ突き出すリードを形成させることなく半導体チ
ップを搭載する方法の発明をなし開示した。第４図に示
すように、まず絶縁性フィルム（１）と導電体（２）を
接着剤（３）ではりあわせたフレキシブル基板上に形成
された導電体パターンに、バンプ（６）を上面に形成し
た半導体チップ（５）をフェイスダウンで位置合ゎせを
する。次に、導電体パターンのインナーＩＪ−）’（工
０）で囲まれた内側の部位に開孔（１１）を設ける。そ
の後、絶縁性フィルム側からボンディングツール（７）
を当接させ、絶縁性フィルム（１）を介して導電体パタ
ーンのインナーリード（１ｏ）の先端の接続部と半導体
チップ（５）上のバンプ（６）を加熱加圧することによ
り半導体チップ（５）を搭載する。
最後に、半導体チップ（５）と導電体パターンのリード
との接続部を保護するために、第５図に示したように、
開孔（１工）より樹脂（１２）を注入して封止し、テー
プキャリア方式の半導体装置が完成する。この方法では
、デバイス孔を形成する必要がないため、工程が少なく
て済み、しかもデバイス孔へ突き出している導電体のリ
ードが変形する不良発生がないため、歩留まりが高く低
コストになりしかも接続部の信頼性が高いという特徴が
あった。
との接続部を保護するために、第５図に示したように、
開孔（１工）より樹脂（１２）を注入して封止し、テー
プキャリア方式の半導体装置が完成する。この方法では
、デバイス孔を形成する必要がないため、工程が少なく
て済み、しかもデバイス孔へ突き出している導電体のリ
ードが変形する不良発生がないため、歩留まりが高く低
コストになりしかも接続部の信頼性が高いという特徴が
あった。
＝３
ところが、この方法では、第５図に示すように、完成し
たテープキャリア方式の半導体装置を、各半導体チップ
ごとに打抜きプリント回路基板（１３）に実装する際、
半導体チップとインナーリードを接続するときと同様に
、アウターリード（９）部をボンディングツール（１４
）を使って加熱加圧することにより行えばよいが、ボン
ディング条件（温度・時間・圧力）はテープキャリアを
構成する絶縁性フィルム、銅箔（導電体）、表面のメツ
キの種類、厚みなどにより組合せて設定するものであり
、この方法の場合、設定の許容範囲が狭く、特に３００
〜４５０°Ｃの高温でボンディングするため、設定の許
容範囲を越えると、絶縁性フィルムが熱分解したり、ま
ったく接続できない状態になるという欠点が判明した。
たテープキャリア方式の半導体装置を、各半導体チップ
ごとに打抜きプリント回路基板（１３）に実装する際、
半導体チップとインナーリードを接続するときと同様に
、アウターリード（９）部をボンディングツール（１４
）を使って加熱加圧することにより行えばよいが、ボン
ディング条件（温度・時間・圧力）はテープキャリアを
構成する絶縁性フィルム、銅箔（導電体）、表面のメツ
キの種類、厚みなどにより組合せて設定するものであり
、この方法の場合、設定の許容範囲が狭く、特に３００
〜４５０°Ｃの高温でボンディングするため、設定の許
容範囲を越えると、絶縁性フィルムが熱分解したり、ま
ったく接続できない状態になるという欠点が判明した。
本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留まりが高く、低コストで、且つ信頼性の高いテー
プキャリア方式の半導体装置の実装方法を提供すること
にある。
討の結果なされたものであり、その目的とするところは
、歩留まりが高く、低コストで、且つ信頼性の高いテー
プキャリア方式の半導体装置の実装方法を提供すること
にある。
すなわち本発明は、可とぅ性のある絶縁性フィルム上に
導電体で形成した回路パターンを有するテープキャリア
に半導体チップを搭載した半導体装置をプリント回路基
板に実装する半導体装置の実装方法において、前記半導
体装置が上面にバンプを形成した半導体チップ上に導電
体パターンを下側にしたテープキャリアを載置し、位置
合せした後、前記絶縁性フィルム側からボンディングツ
ールを当接させ加熱加圧して、導電体パターンのインナ
ーリードの先端の接続部と半導体デツプ上のバンプとを
接続したものであり、該半導体装置とプリント回路基板
とは、前記導電体パターンのアウターリードのプリント
回路基板との接続部に形成したバンプにより接続するこ
とを特徴とする半導体装置の実装方法である。
導電体で形成した回路パターンを有するテープキャリア
に半導体チップを搭載した半導体装置をプリント回路基
板に実装する半導体装置の実装方法において、前記半導
体装置が上面にバンプを形成した半導体チップ上に導電
体パターンを下側にしたテープキャリアを載置し、位置
合せした後、前記絶縁性フィルム側からボンディングツ
ールを当接させ加熱加圧して、導電体パターンのインナ
ーリードの先端の接続部と半導体デツプ上のバンプとを
接続したものであり、該半導体装置とプリント回路基板
とは、前記導電体パターンのアウターリードのプリント
回路基板との接続部に形成したバンプにより接続するこ
とを特徴とする半導体装置の実装方法である。
以下、図面により本発明の詳細な説明する。
第１図は本発明で用いる半導体装置の製造方法を示す、
第２図は樹脂封止まで終了した半導体装置の完成断面図
で、第３図はこの半導体装置のプリント回路基板への実
装方法を示す図である。
第２図は樹脂封止まで終了した半導体装置の完成断面図
で、第３図はこの半導体装置のプリント回路基板への実
装方法を示す図である。
絶縁性フィルム（１）と導電体（２）を接着剤（３）で
貼りあわせたフレキシブル基板上に、フォトエツチング
などの方法により形成された導電体パターンのアウター
リード（９）の先端をメツキなどの方法でもりあげてバ
ンプ（８）を形成し、表面にメツキ（４）を施したテー
プキャリアを用意する。次に、導電体パターンのインナ
ーリード（１０）で囲まれた内側の部位に開孔（１１）
を設ける。このテープキャリアの導電体パターンを下側
にして、上面側にバンプ（６）を形成した半導体チップ
（５）の上に載置し、チップ上のバンプ（６）と導電体
パターンのインナーリード（１０）の先端との位置を合
わせる。続いて、絶縁性フィルム（１）側からボンディ
ングツール（７）を当て、押圧しながら導電体パターン
に半導体チップ（５）を接続する。最後に、絶縁性フィ
ルム（１）に設けた開孔（１１）より樹脂（１２）を流
し込み接続部を保護する。
貼りあわせたフレキシブル基板上に、フォトエツチング
などの方法により形成された導電体パターンのアウター
リード（９）の先端をメツキなどの方法でもりあげてバ
ンプ（８）を形成し、表面にメツキ（４）を施したテー
プキャリアを用意する。次に、導電体パターンのインナ
ーリード（１０）で囲まれた内側の部位に開孔（１１）
を設ける。このテープキャリアの導電体パターンを下側
にして、上面側にバンプ（６）を形成した半導体チップ
（５）の上に載置し、チップ上のバンプ（６）と導電体
パターンのインナーリード（１０）の先端との位置を合
わせる。続いて、絶縁性フィルム（１）側からボンディ
ングツール（７）を当て、押圧しながら導電体パターン
に半導体チップ（５）を接続する。最後に、絶縁性フィ
ルム（１）に設けた開孔（１１）より樹脂（１２）を流
し込み接続部を保護する。
このようにしてできた第２図のようなフィルムキャリア
方式の半導体装置を、各半導体ごとに打抜き、第３図の
ように導電体パターン側を下にしてメツキを旅したプリ
ント回路基板（Ｉ３）上の回路（１５）の所定の位置に
、アウターリード（９）のバンプ（８）を合わせる。次
に、半導体チップを搭載するときと同様に、絶縁性フ、
イルム側（１）からボンディングツール（１４）を当て
、押圧しながらプリント回路基板（１３）にフィルムキ
ャリア方式の半導体装置を接続する。
方式の半導体装置を、各半導体ごとに打抜き、第３図の
ように導電体パターン側を下にしてメツキを旅したプリ
ント回路基板（Ｉ３）上の回路（１５）の所定の位置に
、アウターリード（９）のバンプ（８）を合わせる。次
に、半導体チップを搭載するときと同様に、絶縁性フ、
イルム側（１）からボンディングツール（１４）を当て
、押圧しながらプリント回路基板（１３）にフィルムキ
ャリア方式の半導体装置を接続する。
このように、導電体パターンアウターリード（９）にほ
んのわずかのバンプ（８）を形成することによりボンデ
ィングの温度・時間・圧力の設定の許容範囲を拡大する
ことができ、フィルムキャリア方式の半導体装置を極め
て簡単にプリント回路基板に実装することができる。
んのわずかのバンプ（８）を形成することによりボンデ
ィングの温度・時間・圧力の設定の許容範囲を拡大する
ことができ、フィルムキャリア方式の半導体装置を極め
て簡単にプリント回路基板に実装することができる。
本発明において使用する絶縁性フィルム（１）と導電体
（２）の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルム（１）を介して加熱加圧するた
め、絶縁性フィルム（１）、接着剤（３）はポリイミド
樹脂などのように耐熱性があり、かつできるだけ薄いも
のであるほうが望ましい。さらには、絶縁性フィルム（
１）上に蒸着、スパッタリング、メツキなどの方法で金
属膜を形成し、もしくは、金属箔上にエポキシ樹脂、ポ
リイミド樹脂などの絶縁性樹脂を塗布、乾燥して得られ
た、接着剤を使用しない２層構造の積層体であれば、耐
熱性を低下させ、あるいはボンディングツールによる加
熱加圧の際に熱を遮る層が少なくなるので、よりよい結
果を与える。
（２）の積層体は、通常フレキシブル印刷回路用基板と
して用いられているものであれば何ら特定するものでは
ないが、絶縁性フィルム（１）を介して加熱加圧するた
め、絶縁性フィルム（１）、接着剤（３）はポリイミド
樹脂などのように耐熱性があり、かつできるだけ薄いも
のであるほうが望ましい。さらには、絶縁性フィルム（
１）上に蒸着、スパッタリング、メツキなどの方法で金
属膜を形成し、もしくは、金属箔上にエポキシ樹脂、ポ
リイミド樹脂などの絶縁性樹脂を塗布、乾燥して得られ
た、接着剤を使用しない２層構造の積層体であれば、耐
熱性を低下させ、あるいはボンディングツールによる加
熱加圧の際に熱を遮る層が少なくなるので、よりよい結
果を与える。
本発明において、導電体のパターンのアウターリード（
９）の先端にバンプ（８）を形成する方法は、リードの
裏に絶縁性フィルム（１）があるため、リードの先端の
み部分的にメツキを厚くつけたり、導電ペーストを塗布
したり、先端以外の部分をエツチングで細くするなど一
般に行われている方法で簡単に行なうことができ、特に
限定するものではない。また、バンプ（８）の高さは、
特に制限はないがその効果から考えて１〜５０μｍの間
が望ましい。
９）の先端にバンプ（８）を形成する方法は、リードの
裏に絶縁性フィルム（１）があるため、リードの先端の
み部分的にメツキを厚くつけたり、導電ペーストを塗布
したり、先端以外の部分をエツチングで細くするなど一
般に行われている方法で簡単に行なうことができ、特に
限定するものではない。また、バンプ（８）の高さは、
特に制限はないがその効果から考えて１〜５０μｍの間
が望ましい。
導電体（２）パターン表面上にはメツキ（４）を施しで
あるが、その種類、厚み、構成は特に限定するものでは
ないが、半導体チップ（５）上のバンプ（６）やプリン
ト回路基板（１３）上の回路（１５）の表面のメツキ（
１６）の材質にあわせ、金、錫、半田など一般に用いら
れているものが好ましい。
あるが、その種類、厚み、構成は特に限定するものでは
ないが、半導体チップ（５）上のバンプ（６）やプリン
ト回路基板（１３）上の回路（１５）の表面のメツキ（
１６）の材質にあわせ、金、錫、半田など一般に用いら
れているものが好ましい。
本発明の方法で使用するボンディングツール（７）及び
（１４）は、６００“Ｃ，１秒、２００ｇ／リード以上
の加熱加圧ができ、平行度が５μｍ以下の通常使用され
ているものであれば特に限定するものではない。
（１４）は、６００“Ｃ，１秒、２００ｇ／リード以上
の加熱加圧ができ、平行度が５μｍ以下の通常使用され
ているものであれば特に限定するものではない。
このように、本発明では、デバイス孔を必要としない新
しいフィルムキャリア方式の半導体装置のプリント回路
基板への実装時のボンディング条件の制御が難しいとい
う欠点を排除することができ、高い歩留まりで、低コス
トかつ高信頼性のフィルムキャリア方式の半導体装置の
実装が可能となる。
しいフィルムキャリア方式の半導体装置のプリント回路
基板への実装時のボンディング条件の制御が難しいとい
う欠点を排除することができ、高い歩留まりで、低コス
トかつ高信頼性のフィルムキャリア方式の半導体装置の
実装が可能となる。
次に、本発明の実施例を示す。
（実施例〕
厚さ３５μｍの電解銅箔にポリイミド樹脂を塗布・乾燥
して厚さ２５μｍの絶縁層を形成し、２層構造の積層体
を得た。これを幅３５ｆｉｌｆｆｌのテープ状にスリッ
トし、銅箔面をエツチング加工によりパターン化した。
して厚さ２５μｍの絶縁層を形成し、２層構造の積層体
を得た。これを幅３５ｆｉｌｆｆｌのテープ状にスリッ
トし、銅箔面をエツチング加工によりパターン化した。
その後マスクを当てて、アウターリードの先端に部分メ
ツキで高さ約１５μｍのバンプを形成し、表面にニッケ
ル５．０μｍを下地にして金０．４μｍのメツキを施し
た。次に、プレス打抜きにより、半導体チップ上の電極
が囲む面積より小さい開孔をあけテープキャリアを得た
。
ツキで高さ約１５μｍのバンプを形成し、表面にニッケ
ル５．０μｍを下地にして金０．４μｍのメツキを施し
た。次に、プレス打抜きにより、半導体チップ上の電極
が囲む面積より小さい開孔をあけテープキャリアを得た
。
続いて、半導体チップ上に形成された接続用金バンプと
テープキャリアの銅パターンのインナーリードの先端と
を位置合わせし、ポリイミド樹脂絶縁層を介して、ボン
ディングツールを用いて、４５０°Ｃ，２秒、１００ｇ
／リード加重のボンディング条件で加熱加圧して接合し
、半導体チップの搭載を行った。さらに、ポリイミド絶
縁層に設けた開孔より液状エポキシ樹脂を注入し、１２
０°Ｃ２２時間硬化させた。
テープキャリアの銅パターンのインナーリードの先端と
を位置合わせし、ポリイミド樹脂絶縁層を介して、ボン
ディングツールを用いて、４５０°Ｃ，２秒、１００ｇ
／リード加重のボンディング条件で加熱加圧して接合し
、半導体チップの搭載を行った。さらに、ポリイミド絶
縁層に設けた開孔より液状エポキシ樹脂を注入し、１２
０°Ｃ２２時間硬化させた。
得られた半導体装置を銅パターン面を下にして、はんだ
メツキを施したプリント回路基板の所定の位置に合わせ
、アウターリード部をポリイくド絶縁層を介してボンデ
ィングツールを用いて、温度３３０．３５０．３７０°
Ｃ１時間を２．３．４秒、加重を８０．１００，１２０
ｇ／リードとボンディング条件の設定を変えて加熱加圧
して実装した。
メツキを施したプリント回路基板の所定の位置に合わせ
、アウターリード部をポリイくド絶縁層を介してボンデ
ィングツールを用いて、温度３３０．３５０．３７０°
Ｃ１時間を２．３．４秒、加重を８０．１００，１２０
ｇ／リードとボンディング条件の設定を変えて加熱加圧
して実装した。
ここで、アウターリードとプリント回路基板上の回路と
のせん断強度を測定したところ、いずれの設定条件でも
５ｇ／１０００μｍ２以上であり、実用上問題の無いも
のであった。
のせん断強度を測定したところ、いずれの設定条件でも
５ｇ／１０００μｍ２以上であり、実用上問題の無いも
のであった。
〔発明の効果］
このように、本発明に従うと、デバイス孔のないテープ
キャリア方式の半導体装置の実装方法の従来の欠点であ
る、ボンディング条件の許容範囲の狭さを克服すること
ができ、極めて簡単なボンディング条件の設定でテープ
キャリア方式の半導体装置の実装が可能となる。
キャリア方式の半導体装置の実装方法の従来の欠点であ
る、ボンディング条件の許容範囲の狭さを克服すること
ができ、極めて簡単なボンディング条件の設定でテープ
キャリア方式の半導体装置の実装が可能となる。
第１図は本発明で用いる半導体装置の製造方法を示す図
、第２図は樹脂封止まで終了したフィルムキャリア方式
の半導体装置の完成断面図で、第３図は本発明による第
２図の半導体装置のプリント回路基板への実装方法を示
す図である。また、第４図はデバイス孔へ突き出すリー
ドのない従来のテープキャリア方式の半導体装置の製造
方法を示す図で、第５図はこの半導体装置のプリント回
路基板への実装方法を示す図である。
、第２図は樹脂封止まで終了したフィルムキャリア方式
の半導体装置の完成断面図で、第３図は本発明による第
２図の半導体装置のプリント回路基板への実装方法を示
す図である。また、第４図はデバイス孔へ突き出すリー
ドのない従来のテープキャリア方式の半導体装置の製造
方法を示す図で、第５図はこの半導体装置のプリント回
路基板への実装方法を示す図である。
Claims (1)
- （１）可とう性のある絶縁性フィルム上に導電体で形成
した回路パターンを有するテープキャリアに半導体チッ
プを搭載した半導体装置をプリント回路基板に実装する
半導体装置の実装方法において、前記半導体装置が上面
にバンプを形成した半導体チップ上に導電体パターンを
下側にしたテープキャリアを載置し、位置合せした後、
前記絶縁性フィルム側からボンディングツールを当接さ
せ加熱加圧して、導電体パターンのインナーリードの先
端の接続部と半導体チップ上のバンプとを接続したもの
であり、該半導体装置とプリント回路基板とは、前記導
電体パターンのアウターリードのプリント回路基板との
接続部に形成したバンプにより接続することを特徴とす
る半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221546A JPH0385739A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221546A JPH0385739A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385739A true JPH0385739A (ja) | 1991-04-10 |
Family
ID=16768418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221546A Pending JPH0385739A (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385739A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6866601B2 (en) | 2002-01-11 | 2005-03-15 | Tsubakimoto Chain Co. | Ratchet-type hydraulic tensioner |
-
1989
- 1989-08-30 JP JP1221546A patent/JPH0385739A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6866601B2 (en) | 2002-01-11 | 2005-03-15 | Tsubakimoto Chain Co. | Ratchet-type hydraulic tensioner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US6016013A (en) | Semiconductor device mounting structure | |
| US6331679B1 (en) | Multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| EP0558325B1 (en) | Raised feature on substrate for flip chip interconnection | |
| US6232661B1 (en) | Semiconductor device in BGA package and manufacturing method thereof | |
| JPWO2000070677A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
| JPH0357617B2 (ja) | ||
| JP2001093926A (ja) | 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| KR0165883B1 (ko) | 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JP2677242B2 (ja) | 半導体装置及びその製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JPH0385741A (ja) | 半導体装置の製造方法 | |
| JPH0385740A (ja) | 半導体装置 | |
| JPH0362542A (ja) | 半導体装置及びその製造方法 | |
| JPH03101140A (ja) | 半導体装置 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH03126236A (ja) | 半導体装置の製造方法 | |
| JPH03126237A (ja) | 半導体装置の製造方法 | |
| JPH03104133A (ja) | 半導体装置 |