JPH0312754A - バッファメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明はメモリモジュールの実装数により任意の容量を
構成できるバッファメモリと、バッファメモリ容量の指
示を受けて上記バッファメモリをアクセス制御するバッ
ファメモリ制御部とを有してなるシステムに用いられる
バッファメモリ制御方式に関する。

（従来の技術） 従来、メモリモジュールの実装数に応じて任意の容量を
構成できるバッファメモリと、外部のバッファメモリ容
量の指示を受け、その指示に従うアドレス範囲をもって
上記バッファメモリをアクセス制御するバッファメモリ
制御部とを有してなるシステムに於いては、バッファメ
モリ制御部に外部から容量を指示する手段として、デイ
ツプスイッチ等の操作設定スイッチを用いていた。

しかしながら上記した従来のバッファメモリ容量指示手
段は、メモリモジュールを抜き差しする（メモリモジュ
ールの実装数を変える）度にデイツプスイッチ等の操作
設定スイッチを設定操作してバッファメモリ容量を再設
定する必要があり、かつその設定時に設定ミスを起こす
可能性がある等、操作性及び信頼性の面で問題があった
。

（発明が解決しようとする課題） 上記したように従来のバッファメモリ６　Ｑ指示手段に
於いては、メモリモジュールを抜き差しし実装数を変え
る度に、デイツプスイッチ等の操作スイッチを操作して
バッファメモリ容量を再設定する必要があり、かつその
設定時に設定ミスを起こす可能性があることから、操作
性及び信頼性の面で問題があった。

本発明は上記実情に鑑みなされたもので、メモリモジュ
ールの実装数を認識し、その実装数に固有の容量をバッ
ファメモリ制御部に指示する機能を有して、デイツプス
イッチ等によるバッファメモリ容量の設定操作を不要と
し、設定ミスを無くして、操作性及び信頼性の向上を図
ったバッファメモリ制御方式を提供することを目的とす
る。

［発明の構成コ （課題を解決するための手段及び作用）本発明は、メモ
リモジュールの実装数により任意の容量を構成できるバ
ッファメモリと、同バッファメモリを外部からの指示容
量に従うメモリサイズをもってアクセス制御するバッフ
ァメモリ制御部とを有してなるバッファメモリシステム
に於いて、上記バッファメモリを構成するメモリモジュ
ールの実装状態を認識するメモリ実装判定回路と、この
回路で得たメモリ実装判定信号をもとに上記バッファメ
モリの容量を判断し同容量を上記バッファメモリ制御部
に指示するメモリ容量判定回路とを備えて、バッファメ
モリの容量を自動判定し、バッファメモリ制御部に指示
する構成としたもので、これにより、外部から容量を設
定する機構、及び容量の設定操作を不要として、操作性
及び信頼性を大幅に向上できる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に於いて、１はメモリモジュールが実装される複
数個のコネクタを有してなるバッファメモリ部、２はバ
ッファメモリ部１のメモリ容量判定回路、３はバッファ
メモリ部１に実装されたメモリモジュールをアクセス制
御するバッファメモリ制御部である。１１乃至１４はそ
れぞれバッファメモリ部１の構成要素をなすもので、１
１．１１．、・・・はそれぞれコネクタ（ＣＮ）　１２
．１２．・・・に挿着されることによりバッファメモリ
部１に実装されるメモリモジュール（ＭＭ）　、１３．
１３．・・・は各コネクタ１２．１２．・・・に対して
、それぞれメモリモジュール１１が実装されているか否
かを判定するメモリ実装判定回路（ＤＴ）　、１４はメ
モリモジュール１１゜１１、・・・から出力されるメモ
リ実装判定信号をメモリ容量判定回路２に供給するため
のメモリ実装判定信号の出力信号線である。

第２図は上記メモリ実装判定回路１３．１３．・・・の
回路構成を示す図である。

第２図に於いて、ｌｉｔ　、　１１２はコネクタ１２の
端子に回路接続されるメモリモジュール１１の端子群の
うち、メモリ実装判定に供される特定位置の一対の端子
であり、同端子ｔｔｔ　、　１１２は短絡路Ｓを介して
相互に回路接続される。この端子１１１゜１１２のうち
、端子１１１はメモリモジュール１１内の他回路の接地
端子であってもよい。１２１　、１２２はコネクタ１２
に設けられた端子群のうち、メモリモジュール１１の端
子１１１．　、１１２に接続される一対の端子である。

この端子１２１　、１２２のうち、端子１２１は接地さ
れてグランド（ＧＮＤ）レベルに設定される。又、端子
１２２はプルアップ抵抗Ｒを介してＶＣＣレベルに設定
され、メモリ実装判定信号の出力信号線１４が接続され
る。

ここで、上記第１図及び第２図を参照して本発明の一実
施例に於ける動作を説明する。

バッファメモリ部１のコネクタ１２にメモリモジュール
１１が実装されると、メモリ実装判定信号の出力信号線
１４が接続されるコネクタ１２の端子１２２は、メモリ
モジュール１１の端子１１２．短絡路Ｓ。

端子１［１を介して、コネクタ１２の接地端子１２１に
接続され、接地レベル（ここでは論理″０２とする）と
なる。又、バッファメモリ部■のコネクタ１２にメモリ
モジュール１１が実装されない際は、コネクタ１２の端
子１２２が、プルアップ抵抗Ｒのブルアップ作用でｖＣ
Ｃレベル（ここでは論理“１″とする）となっている。

これらのメモリモジュール実装状態を示す各コネクタ１
２．１２．・・・毎のメモリ実装判定信号はそれぞれ出
力信号線１４を介して容量判定回路２に供給される。

容量判定回路２は、上記出力信号線１４を介してバッフ
ァメモリ部１のメモリ実装判定回路１３．１３゜・・か
らのメモリ実装判定信号を受けると、これら各実装判定
信号の状態からバッファメモリ部１のメモリ容量（即ち
バッファメモリ部１に実装された全メモリモジュールの
容量）を判定し、そのバッファメモリ容量を示す情報を
バッファメモリ制御部３に送出する。

バッファメモリ制御部３は容量判定回路２から受けたバ
ッファメモリ容量を示す情報に従いバッファメモリ部１
のメモリアクセス制御を行なう。

このように、バッファメモリ制御部３に対して、容量判
定回路２により、バッファメモリ部１のメモリ容量を指
示する構成としたことにより、外部から人手による操作
でメモリ容量を指示する機構と、その設定操作を不要に
し、設定ミスによる誤動作等の不都合を無くして信頼性
の高い動作を維持できる。

尚、バッファメモリ部１のメモリ実装判定回路１３、１
３．・・・は上記実施例のものに限らず、要はバッファ
メモリ部１に設けられた各コネクタ１２．　１２゜・・
・各々のメモリモジュール実装状態を示す判定信号を得
ることのできる回路構成であればよい。

［発明の効果］ 以上詳記したように本発明のバッファメモリ制御方式に
よれば、メモリモジュールの実装数により任意の容量を
構成できるバッファメモリと、同バッファメモリを外部
からの指示容量に従うメモリサイズをもってアクセス制
御するバッファメモリ制御部とを有してなるバッファメ
モリシステムに於いて、上記バッファメモリを構成する
メモリモジュールの実装状態を認識するメモリ実装判定
回路と、この回路で得たメモリ実装判定信号をもとに上
記バッファメモリの容量を判断し同容量を上記バッファ
メモリ制御部に指示するメモリ容量判定回路とを備えて
、バッファメモリの容量を自動判定し、バッファメモリ
制御部に指示する構成としたことにより、外部から容量
を設定する機構、及び容量の設定操作を不要にして、操
作性及び信頼性を大幅に向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例に於けるメモリ実装判定回路の回路構成を示
す図である。 ■・・・バッファメモリ部、２・・・メモリ容量判定回
路、３・・・バッファメモリ制御部、１１．１１、・・
・・・・実装メモリモジュール（ＭＭ）　、１２．１２
．・・・・・・コネクタ（ＣＮ）　、１３．１３．−・
・・・・メモリ実装判定回路（ＤＴ）　、１４．１４．
・・・・・・メモリ実装判定信号の出力信号線、１１１
　、１１２・・・メモリモジュール１１に設けられた端
子、１２１　、１２２・・・コネクタ１２に設けられた
端子。 第１図

Claims (1)

【特許請求の範囲】
1. メモリモジュールの実装数により任意の容量を構成でき
   るバッファメモリと、同バッファメモリを外部からの指
   示容量に従うメモリサイズをもってアクセス制御するバ
   ッファメモリ制御部とを有してなるバッファメモリシス
   テムに於いて、上記バッファメモリを構成するメモリモ
   ジュールの実装状態を認識する手段と、上記メモリモジ
   ュールの実装状態認識情報から上記バッファメモリの容
   量を判断し同容量を上記バッファメモリ制御部に指示す
   る手段とを具備してなることを特徴とするバッファメモ
   リ容量制御方式。